



内置电源线收发器的消防 Flash 单片机

**BA45F3541**

版本: V1.20 日期: 2023-12-29

[www.holtek.com](http://www.holtek.com)

## 目录

特性 .....	7
CPU 特性 .....	7
周边特性 .....	7
概述 .....	8
方框图 .....	9
引脚图 .....	9
引脚说明 .....	10
内部连线 .....	12
极限参数 .....	13
直流电气特性 .....	13
工作电压特性 .....	13
工作电流特性 .....	13
待机电流特性 .....	14
交流电气特性 .....	15
内部高速振荡器 – HIRC – 频率精准度 .....	15
内部低速振荡器 – LIRC .....	15
工作频率电气特性曲线图 .....	16
系统上电时间电气特性 .....	16
输入 / 输出口电气特性 .....	17
存储器电气特性 .....	18
LVD & LVR 电气特性 .....	18
内部参考电压特性 .....	19
A/D 转换器电气特性 .....	19
电源线收发器电气特性 .....	20
比较器特性 .....	20
运算放大器特性 .....	20
D/A 转换器特性 .....	22
LDO 电气特性 .....	23
电阻分压器电气特性 .....	23
42V High-Side NMOS 电气特性 .....	23
上电复位特性 .....	23
系统结构 .....	24
时序和流水线结构 .....	24
程序计数器 .....	25
堆栈 .....	26
算术逻辑单元 – ALU .....	27

<b>Flash 程序存储器 .....</b>	<b>28</b>
结构 .....	28
特殊向量 .....	28
查表 .....	29
查表范例 .....	29
在线烧录 – ICP .....	30
片上调试 – OCDS .....	31
在线应用编程 – IAP .....	31
<b>数据存储器 .....</b>	<b>46</b>
结构 .....	46
数据存储器寻址 .....	47
通用数据存储器 .....	47
特殊功能数据存储器 .....	47
<b>特殊功能寄存器 .....</b>	<b>49</b>
间接寻址寄存器 – IAR0, IAR1, IAR2 .....	49
存储器指针 – MP0, MP1L, MP1H, MP2L, MP2H .....	49
累加器 – ACC .....	51
程序计数器低字节寄存器 – PCL .....	51
查表寄存器 – TBPL, TBHP, TBLH .....	51
Option 存储器映射寄存器 – ORMC .....	51
状态寄存器 – STATUS .....	52
<b>EEPROM 数据存储器 .....</b>	<b>53</b>
EEPROM 数据存储器结构 .....	53
EEPROM 寄存器 .....	53
从 EEPROM 中读取数据 .....	55
EEPROM 页擦操作 .....	56
EEPROM 写操作 .....	56
写保护 .....	57
EEPROM 中断 .....	57
编程注意事项 .....	57
<b>振荡器 .....</b>	<b>61</b>
振荡器概述 .....	61
系统时钟配置 .....	61
内部高速 RC 振荡器 – HIRC .....	61
内部 32kHz 振荡器 – LIRC .....	62
<b>工作模式和系统时钟 .....</b>	<b>62</b>
系统时钟 .....	62
系统工作模式 .....	62
控制寄存器 .....	64
工作模式切换 .....	65

待机电流注意事项 .....	68
唤醒 .....	68
<b>看门狗定时器 .....</b>	<b>69</b>
看门狗定时器时钟源 .....	69
看门狗定时器控制寄存器 .....	69
看门狗定时器操作 .....	70
<b>复位和初始化 .....</b>	<b>71</b>
复位功能 .....	71
复位初始状态 .....	73
<b>输入 / 输出端口 .....</b>	<b>78</b>
上拉电阻 .....	78
PA 口唤醒 .....	79
输入 / 输出端口控制寄存器 .....	79
输入 / 输出端口源电流选择 .....	80
引脚共用功能 .....	81
输入 / 输出引脚结构 .....	84
读端口功能 .....	84
编程注意事项 .....	85
<b>定时器模块 – TM .....</b>	<b>86</b>
简介 .....	86
TM 操作 .....	86
TM 时钟源 .....	86
TM 中断 .....	86
TM 外部引脚 .....	87
编程注意事项 .....	88
<b>简易型 TM – CTM .....</b>	<b>89</b>
简易型 TM 操作 .....	89
简易型 TM 寄存器介绍 .....	89
简易型 TM 工作模式 .....	93
<b>周期型 TM – PTM .....</b>	<b>99</b>
周期型 TM 操作 .....	100
周期型 TM 寄存器介绍 .....	100
周期型 TM 工作模式 .....	105
<b>电源线收发器 – PLT .....</b>	<b>119</b>
电源线收发器寄存器 .....	119
放电电路操作 .....	125
失调校准步骤 .....	126
电源线收发器应用 .....	127
<b>A/D 转换器 .....</b>	<b>128</b>
A/D 简介 .....	128
A/D 转换寄存器介绍 .....	128

A/D 转换器操作 .....	130
A/D 转换器参考电压 .....	131
A/D 转换器输入信号 .....	131
A/D 转换率及时序图 .....	132
A/D 转换步骤概述 .....	132
编程注意事项 .....	133
A/D 转换功能 .....	133
A/D 转换应用范例 .....	134
<b>UART 接口 .....</b>	<b>136</b>
UART 外部引脚 .....	137
UART 单线模式 .....	137
UART 数据传输方案 .....	137
UART 状态和控制寄存器 .....	138
波特率发生器 .....	144
UART 模块的设置与控制 .....	145
UART 发送器 .....	147
UART 接收器 .....	148
接收错误处理 .....	149
UART 模块中断结构 .....	150
UART 模块暂停和唤醒 .....	151
<b>循环冗余校验 – CRC .....</b>	<b>152</b>
CRC 寄存器 .....	152
CRC 操作 .....	153
CRC 计算 .....	153
<b>低电压检测 – LVD .....</b>	<b>155</b>
LVD 寄存器 .....	155
LVD 操作 .....	155
<b>中断 .....</b>	<b>156</b>
中断寄存器 .....	156
中断操作 .....	162
PLT 比较器中断 .....	163
外部中断 .....	163
UART 中断 .....	164
LVD 中断 .....	164
多功能中断 .....	164
A/D 转换器中断 .....	164
EEPROM 中断 .....	165
TM 中断 .....	165
时基中断 .....	165
中断唤醒功能 .....	166
编程注意事项 .....	166

配置选项 .....	167
应用电路 .....	167
指令集 .....	168
简介 .....	168
指令周期 .....	168
数据的传送 .....	168
算术运算 .....	168
逻辑和移位运算 .....	168
分支和控制转换 .....	169
位运算 .....	169
查表运算 .....	169
其它运算 .....	169
指令集概要 .....	170
惯例 .....	170
扩展指令集 .....	173
指令定义 .....	175
扩展指令定义 .....	187
封装信息 .....	197
16-pin NSOP (150mil) 外形尺寸 .....	198
20-pin SSOP (150mil) 外形尺寸 .....	199

## 特性

### CPU 特性

- 工作电压:
  - ◆  $f_{SYS}=2MHz$ : 2.2V~5.5V
  - ◆  $f_{SYS}=4MHz$ : 2.2V~5.5V
  - ◆  $f_{SYS}=8MHz$ : 2.2V~5.5V
- $V_{DD}=5V$ , 系统时钟为 8MHz 时, 指令周期为  $0.5\mu s$
- 提供暂停和唤醒功能, 以降低功耗
- 振荡器类型:
  - ◆ 内部高速 2/4/8MHz RC – HIRC
  - ◆ 内部低速 32kHz RC – LIRC
- 多种工作模式: 快速、低速、空闲和休眠
- 内部集成的振荡器无需外接元件
- 所有指令都可在 1~3 个指令周期内完成
- 查表指令
- 115 条功能强大的指令系统
- 8 层堆栈
- 位操作指令

### 周边特性

- Flash 程序存储器:  $4K \times 16$
- RAM 数据存储器:  $256 \times 8$
- True EEPROM 存储器:  $512 \times 8$
- 在线应用编程功能 – IAP
- 看门狗定时器功能
- 13 个双向 I/O 口
- 两个与 I/O 口共用的外部中断引脚
- 可编程 I/O 口源电流用于 LED 应用
- 两线式电源线收发器
  - ◆ 完整的电源线数据传输功能
  - ◆ 内建 2 个比较器
  - ◆ 内建 1 个运算放大器
  - ◆ 内建 3 个 D/A 转换器
  - ◆ 内建 3.3V 低压降稳压器 – LDO
  - ◆ 内建电阻分压器
  - ◆ 内建 42V High-Side NMOS
- 多个定时器模块用于时间测量、捕捉输入、比较匹配输出、PWM 输出及单脉冲输出功能
- 双时基功能, 可提供固定时间的中断信号
- 全双工 / 半双工通用异步收发器接口 – UART

- 4 个外部通道 12-bit 分辨率的 A/D 转换器，具有内部参考电压  $V_{BG}$
- 内建 16-bit 循环冗余校验功能 – CRC
- 低电压复位功能
- 低电压检测功能
- 封装类型：16-pin NSOP, 20-pin SSOP

## 概述

BA45F3541 是一款 A/D 型具有 8 位高性能精简指令集的 Flash 单片机，专门为消防类产品而设计。

在存储器特性方面，Flash 存储器可多次编程的特性给用户提供了极大的方便。此外，还包含了一个 RAM 数据存储器和一个可用于存储序号、校准数据等不易失性数据的 True EEPROM 存储器。此外通过使用 IAP 功能，便于用户直接将测量的数据存储至程序存储器中或进行应用程序更新。


在模拟特性方面，该单片机包含一个多通道 A/D 转换器。在内部定时器方面，带有多个使用灵活的定时器模块，可提供定时功能、脉冲产生功能及 PWM 产生功能。内建 UART 接口，为设计者提供了一个易与外部硬件通信的方法。内部看门狗定时器、低电压复位和低电压检测等内部保护特性，外加优秀的抗干扰和 ESD 保护性能，确保单片机在恶劣的电磁干扰环境下可靠地运行。

该单片机还包含一个两线式电源线数据收发器，内置两个比较器、一个运算放大器、三个 D/A 转换器和一个 3.3V 低压降稳压器。系统里的主控制器控制多个联网子系统，如感烟探测器、水表、太阳能系统等，冗长的互连电缆是主要的成本因素。而通过电源电压线发送数据，互连电缆可以简化为两条，从而大大减少电缆和安装成本。除了需要外加少量外部元器件，该电源线数据收发器内建所有元器件，提供给用户实现电源线数据传送和接收的系统。在特定的一段时间内降低电源线电压，电源线的数据将被调制。主控制器接收数据或电源线数据收发器传送数据会引起电源电压变化。内部 LDO 能确保提供恒定的电源电压给互连子系统。

该单片机提供内部高速和低速振荡器功能选项，可灵活应用于不同程序。其在不同工作模式之间动态切换的能力，为用户提供了一个优化单片机操作和减少功耗的手段。

该单片机包含了可编程 I/O 口源电流用于 LED 应用。外加 I/O 使用灵活和时基功能等其它特性，使该单片机可以广泛应用于联网型消防系统产品中，如感温探测器、输入 / 输出模块、手动报警器、声光报警器、应急照明灯、疏散指示灯及防火门等产品。

## 方框图



## 引脚图

PA1/INT1/AN2	1	16	TRX
PA4/PTCK0/CTP0B/AN0	2	15	VIN
PA5/CTCK0/CTP1B/PTP1B/CTP2	3	14	VOUT
PB0/INT0/CTP0	4	13	IS
VDD/AVDD	5	12	PA2/PTP1/RX/TX/ICPCK/OCDSDA
VSS/AVSS	6	11	PA0/CTP1/ICPDA/OCDSDA
PC1/CTCK1/CTP1/CTP3B/TX	7	10	PA3/PTP0B/TX/AN3
PC0/CTCK2/PTP1/CTP2B/LVDIN	8	9	PA6/PTP0/RX/TX/VREF

BA45F3541/BA45V3541

16 NSOP-A

PA1/INT1/AN2	1	20	TRX
PA4/PTCK0/CTP0B/AN0	2	19	VIN
PA5/CTCK0/CTP1B/PTP1B/CTP2	3	18	VOUT
PB0/INT0/CTP0	4	17	VSS
PC3/PTCK1/PTP0B/CTP3	5	16	IS
PC2/PTP0	6	15	PA2/PTP1/RX/TX/ICPCK/OCDSDA
VDD/AVDD	7	14	PA0/CTP1/ICPDA/OCDSDA
VSS/AVSS	8	13	PA7/PTP0/AN1
PC1/CTCK1/CTP1/CTP3B/TX	9	12	PA3/PTP0B/TX/AN3
PC0/CTCK2/PTP1/CTP2B/LVDIN	10	11	PA6/PTP0/RX/TX/VREF

BA45F3541/BA45V3541

20 SSOP-A

注：1. 若共用引脚同时有多种输出，所需引脚共用功能通过相应的软件控制位决定。

2. OCDSDA 和 OCDSCK 引脚为片上调试功能专用引脚，仅存在于 BA45F3541 的 OCDS EV 芯片 BA45V3541。

3. 在较小封装中可能含有未引出的引脚，需合理设置其状态以避免输入浮空造成额外耗电，详见“待机电流注意事项”和“输入 / 输出端口”章节。

## 引脚说明

每个引脚的功能如下表所述，而引脚配置的详细内容见规格书其它章节。由于该单片机存在不止一种封装，该表格反映的是较大封装类型的情况。

引脚名称	功能	OPT	I/T	O/T	说明
PA0/CTP1/ICPDA/ OCDSDA	PA0	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	CTP1	PAS0	—	CMOS	CTM1 输出
	ICPDA	—	ST	CMOS	ICP 数据 / 地址
	OCDSDA	—	ST	CMOS	OCDS 数据 / 地址，仅用于 EV 芯片
PA1/INT1/AN2	PA1	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	INT1	PAS0 INTC0 INTEG	ST	—	外部中断输入 1
	AN2	PAS0	AN	—	A/D 转换器外部输入通道 2
PA2/PTP1/RX/TX/ ICPCK/OCDSCK	PA2	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	PTP1	PAS0	—	CMOS	PTM1 输出
	RX/TX	PAS0 IFS	ST	CMOS	UART 串行数据输入 (全双工通信); UART 串行数据输入 / 输出 (单线通信模式)
	ICPCK	—	ST	—	ICP 时钟引脚
	OCDSCK	—	ST	—	OCDS 时钟引脚，仅用于 EV 芯片
PA3/PTP0B/TX/AN3	PA3	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	PTP0B	PAS0	—	CMOS	PTM0 反相输出
	TX	PAS0	—	CMOS	UART 串行数据输出
	AN3	PAS0	AN	—	A/D 转换器外部输入通道 3
PA4/PTCK0/CTP0B/ AN0	PA4	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	PTCK0	PAS1	ST	—	PTM0 时钟输入或捕捉输入
	CTP0B	PAS1	—	CMOS	CTM0 反相输出
	AN0	PAS1	AN	—	A/D 转换器外部输入通道 0

引脚名称	功能	OPT	I/T	O/T	说明
PA5/CTCK0/CTP1B/ PTP1B/CTP2	PA5	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻和唤醒功能
	CTCK0	PAS1	ST	—	CTM0 时钟输入
	CTP1B	PAS1	—	CMOS	CTM1 反相输出
	PTP1B	PAS1	—	CMOS	PTM1 反相输出
	CTP2	PAS1	—	CMOS	CTM2 输出
PA6/PTP0/RX/TX/ VREF	PA6	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻和唤醒功能
	PTP0	PAS1	—	CMOS	PTM0 输出
	RX/TX	PAS1 IFS	ST	CMOS	UART 串行数据输入 (全双工通信); UART 串行数据输入 / 输出 (单线通信模式)
	VREF	PAS1	AN	—	A/D 转换器外部参考电压输入
PA7/PTP0I/AN1	PA7	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻和唤醒功能
	PTP0I	PAS1 IFS	ST	—	PTM0 捕捉输入
	AN1	PAS1	AN	—	A/D 转换器外部输入通道 1
PB0/INT0/CTP0	PB0	PBPU PBS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	INT0	PBS0 INTC0 INTEG	ST	—	外部中断输入 0
	CTP0	PBS0	—	CMOS	CTM0 输出
PC0/CTCK2/PTP1/ CTP2B/LVDIN	PC0	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	CTCK2	PCS0	ST	—	CTM2 时钟输入
	PTP1	PCS0	—	CMOS	PTM1 输出
	CTP2B	PCS0	—	CMOS	CTM2 反相输出
	LVDIN	PCS0	AN	—	低电压监测外部输入
PC1/CTCK1/CTP3B/ CTP1/TX	PC1	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	CTCK1	PCS0	ST	—	CTM1 时钟输入
	CTP1	PCS0	—	CMOS	CTM1 输出
	CTP3B	PCS0	—	CMOS	CTM3 反相输出
	TX	PCS0	—	CMOS	UART 串行数据输出
PC2/PTP0	PC2	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	PTP0	PCS0	—	CMOS	PTM0 输出

引脚名称	功能	OPT	I/T	O/T	说明
PC3/PTCK1/PTP0B/ CTP3	PC3	PCPU PCS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	PTCK1	PCS0	ST	—	PTCK1 时钟输入或捕捉输入
	PTP0B	PCS0	—	CMOS	PTM0 反相输出
	CTP3	PCS0	—	CMOS	CTM3 输出
IS	IS	—	—	AN	42V High-Side NMOS 源极节点 内部连接至 PLT 运算放大器反相输入端 PB2/PLIS
VOUT	VOUT	—	—	PWR	3.3V LDO 输出
VIN	VIN	—	PWR	—	LDO 输入电压
TRX	TRX	—	PWR	—	电阻分压器及 42V High-Side NMOS 电压输入
VDD/AVDD	VDD	—	PWR	—	数字正电源
	AVDD	—	PWR	—	模拟正电源
VSS/AVSS	VSS	—	PWR	—	数字负电源，接地
	AVSS	—	PWR	—	模拟负电源，接地
VSS*	VSS	—	PWR	—	高压模块负电源

注：I/T：输入类型； O/T：输出类型；

OPT：通过寄存器选项来配置；

ST：施密特触发输入；

PWR：电源；

CMOS：CMOS 输出；

AN：模拟信号。

\*：此 VSS 引脚位于第 17 个引脚位置，详见引脚图。

## 内部连线

有一些引脚没有引出至外部封装引脚。这些连线为单片机与高压器件的内部连线，详见下表。

MCU 信号 名称	高压器件 信号名称	功能	说明
PB1/PLTX	TXIN	PB1	通用 I/O 口，可通过寄存器设置上拉电阻
		PLTX	PLT 运算放大器输出 内部连接至 42V High-Side NMOS 栅极节点 TXIN
		TXIN	42V High-Side NMOS 栅极节点
PB2/PLIS	IS	PB2	通用 I/O 口，可通过寄存器设置上拉电阻
		PLIS	PLT 运算放大器输入 内部连接至 42V High-Side NMOS 源极节点 IS
		IS	42V High-Side NMOS 源极节点
PB3/PLRX	RXOUT	PB3	通用 I/O 口，可通过寄存器设置上拉电阻
		PLRX	PLT 比较器 0 同相输入 内部连接至 电阻分压器输出 RXOUT
		RXOUT	电阻分压器输出

注：这些未引出的连线与其它功能共用引脚，实际应用时用户需确保其已正确设置。

## 极限参数

电源供应电压 ( $V_{DD}$ ) .....	$V_{SS}-0.3V \sim 6.0V$
电源供应电压 ( $V_{IN}$ ) .....	$V_{SS}-0.3V \sim 44.0V$
输入电压 .....	$V_{SS}-0.3V \sim V_{DD}+0.3V$
储存温度 .....	-60°C ~ 150°C
工作温度 .....	-40°C ~ 85°C
$I_{OL}$ 总电流 .....	80mA
$I_{OH}$ 总电流 .....	-80mA
总功耗 .....	500mW

注：这里只强调额定功率，超过极限参数所规定的范围将对芯片造成损害，无法预期芯片在上述标示范围外的工作状态，而且若长期在标示范围外的条件下工作，可能影响芯片的可靠性。

## 直流电气特性

以下表格中参数测量结果可能受多个因素影响，如振荡器类型、工作温度、工作频率、引脚负载状况、温度和程序指令等等。

### 工作电压特性

Ta=-40°C~85°C

符号	参数	测试条件	最小	典型	最大	单位
$V_{DD}$	工作电压 – HIRC	$f_{SYS}=f_{HIRC}=2MHz$	2.2	—	5.5	V
		$f_{SYS}=f_{HIRC}=4MHz$	2.2	—	5.5	
		$f_{SYS}=f_{HIRC}=8MHz$	2.2	—	5.5	
	工作电压 – LIRC	$f_{SYS}=f_{LIRC}=32kHz$	2.2	—	5.5	V

### 工作电流特性

Ta=-40°C~85°C

符号	工作模式	测试条件		最小	典型	最大	单位
		$V_{DD}$	条件				
$I_{DD}$	低速模式 – LIRC	2.2V	$f_{SYS}=32kHz$	—	8	16	$\mu A$
		3V		—	10	20	
		5V		—	30	50	
	快速模式 – HIRC	2.2V	$f_{SYS}=2MHz$	—	0.15	0.20	mA
		3V		—	0.2	0.3	
		5V		—	0.4	0.6	
		2.2V	$f_{SYS}=4MHz$	—	0.3	0.5	mA
		3V		—	0.4	0.6	
		5V		—	0.8	1.2	
		2.2V	$f_{SYS}=8MHz$	—	0.6	1.0	mA
		3V		—	0.8	1.2	
		5V		—	1.6	2.4	

注：当使用该表格电气特性数据时，以下几点需注意：

1. 任何数字输入都设置为非浮空的状态。
2. 所有测量都在无负载且所有外围功能关闭的条件下进行。
3. 无直流电流路径。
4. 所有工作电流数值都是通过连续的 NOP 指令循环测得。

### 待机电流特性

$T_a=25^{\circ}\text{C}$ , 除非另有说明

符号	待机模式	测试条件		最小	典型	最大	最大 @85°C	单位
		V <sub>DD</sub>	条件					
I <sub>STB</sub>	休眠模式	2.2V	WDT on	—	1.2	2.4	3.0	μA
		3V		—	1.5	3.0	3.7	
		5V		—	3	5	6	
	空闲模式 0 – LIRC	2.2V	f <sub>SUB</sub> on	—	2.4	4.0	4.6	μA
		3V		—	3.0	5.0	5.7	
		5V		—	5	10	11	
	空闲模式 1 – HIRC	2.2V	f <sub>SUB</sub> on, f <sub>SYS</sub> =2MHz	—	60	120	140	μA
		3V		—	70	140	160	
		5V		—	130	260	280	
		2.2V	f <sub>SUB</sub> on, f <sub>SYS</sub> =4MHz	—	144	200	240	μA
		3V		—	180	250	300	
		5V		—	400	600	720	
		2.2V	f <sub>SUB</sub> on, f <sub>SYS</sub> =8MHz	—	288	400	480	μA
		3V		—	360	500	600	
		5V		—	600	800	960	

注：当使用该表格电气特性数据时，以下几点需注意：

1. 任何数字输入都设置为非浮空的状态。
2. 所有测量都在无负载且所有外围功能关闭的条件下进行。
3. 无直流电流路径。
4. 所有待机电流数值都是在 HALT 指令执行后即停止执行所有指令后测得。

## 交流电气特性

以下表格中参数测量结果可能受多个因素影响，如振荡器类型、工作电压、工作频率和温度等等。

### 内部高速振荡器 – HIRC – 频率精准度

程序烧录时，烧录器会依据用户选择的 HIRC 频率和工作电压 (3V 或 5V) 对 HIRC 进行频率精准度调整。


符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	温度				
f <sub>HIRC</sub>	通过烧录器调整后的 2MHz HIRC 频率	3V/ 5V	25°C	-1%	2	+1%	MHz
			-20°C~60°C	-2%	2	+2%	
			-40°C~85°C	-3%	2	+3%	
		2.2V~ 5.5V	25°C	-6%	2	+9%	
			-40°C~85°C	-6%	2	+10%	
	通过烧录器调整后的 4MHz HIRC 频率	3V/ 5V	25°C	-1%	4	+1%	MHz
			-40°C~85°C	-2.5%	4	+2.5%	
		2.2V~ 5.5V	25°C	-2.5%	4	+2.5%	
			-40°C~85°C	-3%	4	+3%	
	通过烧录器调整后的 8MHz HIRC 频率	3V/ 5V	25°C	-1%	8	+1%	MHz
			-40°C~85°C	-5%	8	+2%	
		2.5V~ 5.5V	-20°C~60°C	-15%	8	+5%	
			25°C	-20%	8	+3%	
		2.2V~ 5.5V	-40°C~85°C	-25%	8	+5%	

- 注：
1. 烧录器可在 3V/5V 这两个可选的固定电压下对 HIRC 频率进行调整，在此提供 V<sub>DD</sub>=3V/5V 时的参数值。
  2. 3V/5V 表格列下面提供的是全压条件下的参数值。对于电压范围在 2.2V~3.6V 的应用，建议烧录器电压固定在 3V；对于电压范围在 3.3V~5.5V 的应用，建议烧录器电压固定在 5V。
  3. 表格中提供的最小和最大误差值仅在对应的烧录器调整频率下有效。当烧录器已对所选的频率进行调整，此后再通过程序中振荡器控制位将其频率改为其它值时，频率误差范围将增加到 ±20%。

### 内部低速振荡器 – LIRC

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	温度				
f <sub>LIRC</sub>	LIRC 频率	3V	25°C	-2%	32	+2%	kHz
		2.2V~5.5V	-40°C~85°C	-7%	32	+7%	kHz
t <sub>START</sub>	LIRC 启动时间	—	-40°C~85°C	—	—	100	μs

### 工作频率电气特性曲线图



### 系统上电时间电气特性

$T_a = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$

符号	参数	测试条件	最小	典型	最大	单位
tsst	系统启动时间 (从 $f_{\text{SYS}}$ off 的状态下唤醒)	$f_{\text{SYS}}=f_H \sim f_H/64, f_H=f_{\text{HIRC}}$	—	16	—	$t_{\text{HIRC}}$
		$f_{\text{SYS}}=f_{\text{SUB}}=f_{\text{LIRC}}$	—	2	—	$t_{\text{LIRC}}$
	系统启动时间 (从 $f_{\text{SYS}}$ on 的状态下唤醒)	$f_{\text{SYS}}=f_H \sim f_H/64, f_H=f_{\text{HIRC}}$	—	2	—	$t_H$
		$f_{\text{SYS}}=f_{\text{SUB}}=f_{\text{LIRC}}$	—	2	—	$t_{\text{SUB}}$
t <sub>RSTD</sub>	系统速度切换时间 (快速模式 → 低速模式或 低速模式 → 快速模式)	$f_{\text{HIRC}}$ off → on	—	16	—	$t_{\text{HIRC}}$
	系统复位延迟时间 (上电复位或 LVR 硬件复位)	$\text{RR}_{\text{POR}}=5\text{V/ms}$	14	16	18	ms
	系统复位延迟时间 (LVRC/WDT 寄存器软件复位)	—				
tsreset	系统复位延迟时间 (WDT 溢出复位)	—	45	90	120	$\mu\text{s}$
tsreset	软件复位最小延迟脉宽	—	45	90	120	$\mu\text{s}$

- 注:
1. 系统启动时间里提到的  $f_{\text{SYS}}$  on/off 状态取决于工作模式类型以及所选的系统时钟振荡器。更多相关细节请参考系统工作模式章节。
  2.  $t_{\text{HIRC}}$  等符号所表示的时间单位, 是对应频率值的倒数, 相关频率值在前面表格有说明。例如,  $t_{\text{HIRC}}=1/f_{\text{HIRC}}$ ,  $t_{\text{SYS}}=1/f_{\text{SYS}}$  等等。
  3. 若 LIRC 被选择作为系统时钟源且在休眠模式下 LIRC 关闭, 则上面表格中对应 tsst 数值还需加上 LIRC 频率表格里提供的 LIRC 启动时间  $t_{\text{START}}$ 。
  4. 系统速度切换时间实际上是指新使能的振荡器的启动时间。

## 输入 / 输出口电气特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
V <sub>IL</sub>	I/O 口低电平输入电压	5V	—	0	—	1.5	V
		—		0	—	0.2V <sub>DD</sub>	
V <sub>IH</sub>	I/O 口高电平输入电压	5V	—	3.5	—	5.0	V
		—		0.8V <sub>DD</sub>	—	V <sub>DD</sub>	
I <sub>OL</sub>	I/O 口灌电流	3V	V <sub>OOL</sub> =0.1V <sub>DD</sub>	16	32	—	mA
		5V		32	65	—	
I <sub>OH</sub>	I/O 口源电流	3V	V <sub>OEH</sub> =0.9V <sub>DD</sub> , SLEDCn[m+1:m]=00B (n=0, 1, m=0, 2, 4, 6)	-0.7	-1.5	—	mA
		5V		-1.5	-2.9	—	
		3V	V <sub>OEH</sub> =0.9V <sub>DD</sub> , SLEDCn[m+1:m]=01B (n=0, 1, m=0, 2, 4, 6)	-1.3	-2.5	—	
		5V		-2.5	-5.1	—	
		3V	V <sub>OEH</sub> =0.9V <sub>DD</sub> , SLEDCn[m+1:m]=10B (n=0, 1, m=0, 2, 4, 6)	-1.8	-3.6	—	
		5V		-3.6	-7.3	—	
		3V	V <sub>OEH</sub> =0.9V <sub>DD</sub> , SLEDCn[m+1:m]=11B (n=0, 1, m=0, 2, 4, 6)	-4	-8	—	
		5V		-8	-16	—	
R <sub>PH</sub>	I/O 口上拉电阻 <sup>(1)</sup>	3V	—	20	60	100	kΩ
		5V		10	30	50	
I <sub>LEAK</sub>	输入漏电流	5V	V <sub>IN</sub> =V <sub>DD</sub> 或 V <sub>IN</sub> =V <sub>SS</sub>	—	—	±1	μA
t <sub>TCK</sub>	xTM xTCKn 输入引脚最小脉宽	—	—	0.3	—	—	μs
t <sub>TPI</sub>	PTM0 PTP0I 输入引脚最小脉宽	—	—	50	—	—	ns
f <sub>TMCLK</sub>	PTMn 最大时钟源频率	5V	—	—	—	1	f <sub>SYS</sub>
t <sub>CPW</sub>	PTMn 捕捉输入最小脉宽	—	—	t <sub>CPW</sub> <sup>(2)</sup>	—	—	μs
t <sub>INT</sub>	中断引脚最小脉宽	—	—	10	—	—	μs

注：1. R<sub>PH</sub> 内部上拉电阻值的计算方法是：将引脚接地并设置为输入且使能上拉电阻功能，然后在特定电源电压下测量该引脚上的电流，最后电压除以测量的电流值从而得到此上拉电阻值。

2. 对于 PTMn：

若 PTnCAPTS=0, t<sub>CPW</sub>=max(2×t<sub>TMCLK</sub>, t<sub>TPI,max</sub>)

若 PTnCAPTS=1, t<sub>CPW</sub>=max(2×t<sub>TMCLK</sub>, t<sub>TCK,max</sub>)

例 1：若 PTnCAPTS=0, f<sub>TMCLK</sub>=16MHz, t<sub>TPI</sub>=0.3μs，则 t<sub>CPW</sub>=max(0.125μs, 0.3μs)=0.3μs

例 2：若 PTnCAPTS=1, f<sub>TMCLK</sub>=16MHz, t<sub>TCK</sub>=0.3μs，则 t<sub>CPW</sub>=max(0.125μs, 0.3μs)=0.3μs

例 3：若 PTnCAPTS=0, f<sub>TMCLK</sub>=8MHz, t<sub>TPI</sub>=0.3μs，则 t<sub>CPW</sub>=max(0.25μs, 0.3μs)=0.3μs

例 4：若 PTnCAPTS=0, f<sub>TMCLK</sub>=4MHz, t<sub>TPI</sub>=0.3μs，则 t<sub>CPW</sub>=max(0.5μs, 0.3μs)=0.5μs

其中 t<sub>TMCLK</sub>=1/f<sub>TMCLK</sub>

## 存储器电气特性

Ta=-40°C~85°C, 除非另有说明

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
V <sub>RW</sub>	读 / 写工作电压	—	—	V <sub>DDmin</sub>	—	V <sub>DDmax</sub>	V
<b>Flash 程序存储器</b>							
t <sub>FWR</sub>	写时间	—	FWERTS=0	—	2.2	2.7	ms
		—	FWERTS=1	—	3.0	3.6	ms
t <sub>FER</sub>	擦除时间	—	FWERTS=0	—	3.2	3.9	ms
		—	FWERTS=1	—	3.7	4.5	ms
E <sub>P</sub>	存储单元耐受性	—	—	100K	—	—	E/W
t <sub>RETD</sub>	ROM 数据保存时间	—	Ta=25°C	—	40	—	Year
t <sub>ACTV</sub>	ROM 激活时间 – 从暂停模式唤醒 <sup>(1)</sup>	—	—	32	—	64	μs
<b>数据 EEPROM 存储器</b>							
t <sub>EEWR</sub>	写时间 (字节模式)	—	—	—	5.4	6.6	ms
	写时间 (页模式)	—	—	—	2.2	2.7	ms
t <sub>EEER</sub>	擦除时间	—	—	—	3.2	3.9	ms
E <sub>P</sub>	存储单元耐受性	—	—	100K	—	—	E/W <sup>(2)</sup>
t <sub>RETD</sub>	ROM 数据保存时间	—	Ta=25°C	—	40	—	Year
<b>RAM 数据存储器</b>							
V <sub>DR</sub>	RAM 数据保存电压	—	—	1.0	—	—	V

注：1. 在计算从暂停模式唤醒的系统总启动时间时，还需加上 ROM 激活时间 t<sub>ACTV</sub>。

2. “E/W” 表示擦 / 写次数。

## LVD & LVR 电气特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位	
		V <sub>DD</sub>	条件					
V <sub>LVR</sub>	低电压复位电压	—	LVR 使能	-5%	2.1	+5%	V	
V <sub>LVD</sub>	低电压检测电压	—	LVD 使能, 电压选择 LVDIN 引脚 = 1.23V	-10%	1.23	+10%	V	
			LVD 使能, 电压选择 2.2V	-5%	2.2	+5%		
			LVD 使能, 电压选择 2.4V		2.4			
			LVD 使能, 电压选择 2.7V		2.7			
			LVD 使能, 电压选择 3.0V		3.0			
			LVD 使能, 电压选择 3.3V		3.3			
			LVD 使能, 电压选择 3.6V		3.6			
			LVD 使能, 电压选择 4.0V		4.0			
I <sub>LVRLVDBG</sub>	工作电流	3V	LVD 使能, LVR 使能, VBGEN=0	—	—	18	μA	
		5V	—	—	20	25		
		3V	LVD 使能, LVR 使能,	—	—	150	μA	
		5V	VBGEN=1	—	180	200		

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
t <sub>LVDS</sub>	LVDO 稳定时间	—	LVR 使能, V <sub>BGEN</sub> =0, LVD off→on	—	—	18	μs
t <sub>LVR</sub>	产生 LVR 复位的低电压 最短保持时间	—	TLVR[1:0]=00B	120	240	480	μs
			TLVR[1:0]=01B	0.5	1.0	2.0	ms
			TLVR[1:0]=10B	1	2	4	
			TLVR[1:0]=11B	2	4	8	
t <sub>LVD</sub>	产生 LVD 中断的低电压 最短保持时间	—	—	60	120	240	μs
I <sub>LVR</sub>	LVR 使能的额外电流	—	LVD 除能, V <sub>BGEN</sub> =0	—	—	24	μA

注：当选择 V<sub>LVD</sub>=1.23V 时，用于监测 LVDIN 引脚输入电压是否低于 1.23V。其它 V<sub>LVD</sub> 选项用于监测电源电压 V<sub>DD</sub>。

## 内部参考电压特性

T<sub>a</sub>=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
V <sub>BG</sub>	Bandgap 参考电压	—	—	-5%	1.23	+5%	V

注：V<sub>BG</sub> 电压可用作 A/D 转换器内部信号输入。

## A/D 转换器电气特性

T<sub>a</sub>=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
V <sub>ADI</sub>	输入电压	—	—	0	—	V <sub>REF</sub>	V
V <sub>REF</sub>	参考电压	—	—	2	—	V <sub>DD</sub>	V
N <sub>R</sub>	分辨率	—	—	—	—	12	Bit
DNL	非线性微分误差	—	V <sub>REF</sub> =V <sub>DD</sub> , t <sub>ADCK</sub> =0.5μs	-3	—	3	LSB
INL	非线性积分误差	—	V <sub>REF</sub> =V <sub>DD</sub> , t <sub>ADCK</sub> =0.5μs	-4	—	4	LSB
I <sub>ADC</sub>	A/D 转换器使能的额外电流	2.2V	无负载, t <sub>ADCK</sub> =0.5μs	—	300	420	μA
		3V		—	340	500	
		5V		—	500	700	
t <sub>ADCK</sub>	时钟周期	—	—	0.5	—	10.0	μs
t <sub>ON2ST</sub>	A/D 转换器 On-to-Start 时间	—	—	4	—	—	μs
t <sub>ADC</sub>	A/D 转换时间 (包括采样和保持时间)	—	—	—	16	—	t <sub>ADCK</sub>

## 电源线收发器电气特性

### 比较器特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
I <sub>CMP</sub>	比较器使能的额外电流	3V	无负载,	—	1	5	μA
		5V	PLTCmIS[1:0]=00B (m=0, 1)	—	1	5	
		3V	无负载,	—	14	30	
		5V	PLTCmIS[1:0]=01B (m=0, 1)	—	14	30	
		3V	无负载,	—	36	65	
		5V	PLTCmIS[1:0]=10B (m=0, 1)	—	36	65	
		3V	无负载,	—	58	110	
		5V	PLTCmIS[1:0]=11B (m=0, 1)	—	58	110	
V <sub>os</sub>	比较器输入失调电压	3V	未校准, PLTCmOF[4:0]=10000B,	-10	—	+10	mV
		5V	PLTCmIS[1:0]=00B (m=0, 1)	-10	—	+10	
		3V	已校准	-4	—	+4	
		5V		-4	—	+4	
V <sub>CM</sub>	共模电压范围	—	—	V <sub>SS</sub>	—	V <sub>DD</sub> -1	V
V <sub>HYS</sub>	迟滞宽度	3V	PLTCmHYS[1:0]=00B,	0	0	5	mV
		5V	PLTCmIS[1:0]=00B (m=0, 1)	0	0	5	
		3V	PLTCmHYS[1:0]=01B,	20	40	60	
		5V	PLTCmIS[1:0]=01B (m=0, 1)	20	40	60	
		3V	PLTCmHYS[1:0]=10B,	50	100	150	
		5V	PLTCmIS[1:0]=10B (m=0, 1)	50	100	150	
		3V	PLTCmHYS[1:0]=11B,	80	160	240	
		5V	PLTCmIS[1:0]=11B (m=0, 1)	80	160	240	

注：以上参数是在比较器输入电压 = (V<sub>DD</sub>-1)/2 且保持不变的条件下测量。

### 运算放大器特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
I <sub>OPO</sub>	工作电流	5V	PLTABW=0, 无负载	—	80	128	μA
			PLTABW=1, 无负载	—	200	320	
V <sub>os</sub>	输入失调电压	5V	未校准, PLTAOF[5:0]=100000B	-15	—	15	mV
			已校准	-2	—	2	
I <sub>os</sub>	输入失调电流	5V	V <sub>IN</sub> =1/2 V <sub>CM</sub>	—	1	10	nA
V <sub>CM</sub>	共模电压范围	5V	PLTABW=0 或 1	V <sub>SS</sub>	—	V <sub>DD</sub> -1.4	V
PSRR	电源电压抑制比	5V	PLTABW=0 或 1	50	70	—	dB
CMRR	共模抑制比	5V	PLTABW=0 或 1	50	80	—	dB

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
A <sub>OL</sub>	开环增益	5V	PLTABW=0 或 1	60	80	—	dB
SR	转换速率	5V	R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=0	180	500	—	V/ms
			R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=1	600	1800	—	
GBW	增益带宽	5V	R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=0	400	600	—	kHz
			R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=1	1300	2000	—	
V <sub>OR</sub>	最大输出电压范围	5V	PLTABW=0 或 1, R <sub>LOAD</sub> =5kΩ 接到 V <sub>DD</sub> /2 处	V <sub>SS</sub> +210	—	V <sub>DD</sub> -230	mV
I <sub>SC</sub>	输出短路电流	5V	R <sub>LOAD</sub> =5.1Ω, PLTABW=0 或 1	±8.5	±20.0	—	mA

注：表格中为特征值，未经实测。

T<sub>a</sub>=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V <sub>DD</sub>	条件				
I <sub>OFA</sub>	工作电流	2.2V	PLTABW=0, 无负载	—	80	128	μA
		~5.5V	PLTABW=1, 无负载	—	200	320	
V <sub>OS</sub>	输入失调电压	2.2V	未校准, PLTAOF[5:0]=100000B	-15	—	15	mV
		~5.5V	已校准	-2	—	2	
I <sub>OS</sub>	输入失调电流	2.2V ~5.5V	V <sub>IN</sub> =1/2 V <sub>CM</sub>	—	1	10	nA
V <sub>CM</sub>	共模电压范围	2.2V ~5.5V	PLTABW=0 或 1	V <sub>SS</sub>	—	V <sub>DD</sub> -1.4	V
PSRR	电源电压抑制比	2.2V ~5.5V	PLTABW=0 或 1	50	70	—	dB
CMRR	共模抑制比	2.2V ~5.5V	PLTABW=0 或 1	50	80	—	dB
A <sub>OL</sub>	开环增益	2.2V ~5.5V	PLTABW=0 或 1	60	80	—	dB
SR	转换速率	2.2V ~5.5V	R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=0	180	500	—	V/ms
			R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=1	600	1800	—	
GBW	增益带宽	2.2V ~5.5V	R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=0	250	600	—	kHz
			R <sub>LOAD</sub> =1MΩ, C <sub>LOAD</sub> =60pF, PLTABW=1	800	2000	—	
V <sub>OR</sub>	最大输出电压范围	2.2V ~5.5V	PLTABW=0 或 1, R <sub>LOAD</sub> =5kΩ 接到 V <sub>DD</sub> /2 处	V <sub>SS</sub> +210	—	V <sub>DD</sub> -230	mV
I <sub>SC</sub>	输出短路电流	2.2V ~5.5V	R <sub>LOAD</sub> =5.1Ω, PLTABW=0 或 1	±2	±20	—	mA

注：表格中为特征值，未经实测。

## D/A 转换器特性

$T_a = -40^\circ\text{C} \sim 85^\circ\text{C}$

符号	参数	测试条件		最小	典型	最大	单位
		$V_{DD}$	条件				
$V_{DAC0}$	输出电压范围	—	—	$V_{SS} + 0.1$	—	$V_{REF} - 0.1$	V
$V_{REF}$	参考电压	—	—	2	—	$V_{DD}$	V
$I_{DAC}$	DAC 使能的额外电流 (DAC0 & DAC1)	3V	PLTnDACC[4:3]=00 PLTnDACC[1:0]=01 or 10	—	3	6	$\mu\text{A}$
			PLTnDACC[4:3]=00 PLTnDACC[1:0]=11	—	6	12	
			PLTnDACC[4:3]=10 PLTnDACC[1:0]=10	—	5.6	11.2	
			PLTnDACC[4:3]=11 PLTnDACC[1:0]=11	—	7.2	14.4	
		5V	PLTnDACC[4:3]=00 PLTnDACC[1:0]=01 or 10	—	5	10	
			PLTnDACC[4:3]=00 PLTnDACC[1:0]=11	—	10	20	
			PLTnDACC[4:3]=10 PLTnDACC[1:0]=10	—	6.6	13.2	
			PLTnDACC[4:3]=11 PLTnDACC[1:0]=11	—	8.2	16.4	
		3V	—	—	—	360	$\mu\text{A}$
			—	—	—	600	
$t_{ST}$	建立时间	3V	$C_{LOAD}=50\text{pF}$	—	—	5	$\mu\text{s}$
		5V		—	—	5	
DNL	非线性微分误差	3V	$V_{REF}=V_{DD}$	-1	—	+1	LSB
		5V		-1	—	+1	
INL	非线性积分误差	3V	$V_{REF}=V_{DD}$	-1.5	—	+1.5	LSB
		5V		-1.5	—	+1.5	

## LDO 电气特性

$V_{IN} = (V_{OUT} + 2V)$ ,  $T_a = 25^\circ C$ ,  $C_{OUT} = 10\mu F^{(1)}$ , 除非另有说明

符号	参数	测试条件	最小	典型	最大	单位
$V_{IN}$	输入电压 <sup>(2)</sup>	$V_{OUT} = 3.3V$ , 无负载	5.3	—	42	V
$V_{OUT}$	输出电压	$V_{OUT} = 3.3V$ , $I_{OUT} = 1mA$	3.201	3.300	3.399	V
$I_{OUT}$	输出电流	$V_{IN} = 10V$ , $\Delta V_{OUT} = -3\%$	60	—	—	mA
		$V_{IN} = 7V$ , $\Delta V_{OUT} = -3\%$	30	—	—	
$\Delta V_{OUT}$	输出电压容差	$1mA \leq I_{OUT} \leq 10mA$	—	15	45	mV
$I_{SS}$	静态电流	$I_{OUT} = 0mA$ (不包括电阻分压器电流)	—	2.5	4.0	$\mu A$
$\frac{\Delta V_{OUT}}{\Delta V_{IN} \times V_{OUT}}$	线性调整率	$(V_{OUT} + 2V) \leq V_{IN} \leq 42V$ , $I_{OUT} = 1mA$	—	0.1	0.2	%/V
$\frac{\Delta V_{OUT}}{\Delta T_a \times V_{OUT}}$	温度系数	$I_{OUT} = 1mA$ , $-40^\circ C < T_a < 85^\circ C$	—	$\pm 100$	—	ppm/ $^\circ C$

注：1. 在实际应用中  $C_{OUT}$  使用  $10\mu F \sim 100\mu F$  的铝电解电容。

2. 在  $V_{IN} = V_{OUT} + 2V$  与一个固定负载条件下使输出电压下降 2%, 此时的输入电压与输出电压的差值。

## 电阻分压器电气特性

$T_a = 25^\circ C$

符号	参数	测试条件	最小	典型	最大	单位
$V_{RXOUT}/V_{TRX}$	分压比	$V_{TRX} = 5V \sim 42V$	0.0647	0.0667	0.0686	—
$I_D$	分压电阻电流	$V_{TRX} = 24V$	—	10	12	$\mu A$

## 42V High-Side NMOS 电气特性


$T_a = 25^\circ C$

符号	参数	测试条件	最小	典型	最大	单位
$I_{SINK}$	NMOS 驱动能力	$V_{TRX} = 3.2V$ , $V_{TXIN} = 3V$ , $V_{IS} = 0.2V$ , 测量 $I(V_{TRX})$	250	—	—	mA
$I_{TXIN\_LEAK}$	NMOS 栅极电流	$V_{TXIN} = 5.5V$ , 测量 $I(V_{TXIN})$	—	—	0.1	$\mu A$
$I_{IS\_LEAK}$	NMOS 截止电流	$V_{TRX} = 42V$ , $V_{TXIN} = 0V$ , $V_{IS} = 0V$ , 测量 $I(V_{IS})$	—	—	1	$\mu A$

## 上电复位特性

$T_a = -40^\circ C \sim 85^\circ C$

符号	参数	测试条件		最小	典型	最大	单位
		$V_{DD}$	条件				
$V_{POR}$	上电复位电压	—	—	—	—	100	mV
$RR_{POR}$	上电复位电压速率	—	—	0.035	—	—	V/ms
$t_{POR}$	$V_{DD}$ 保持为 $V_{POR}$ 的最长时间	—	—	1	—	—	ms




## 系统结构

内部系统结构是 Holtek 单片机具有良好性能的主要因素。由于采用 RISC 结构，此单片机具有高运算速度和高性能的特点。通过流水线的方式，指令的取得和执行同时进行，此举使得除了跳转和调用指令需要一个以上指令周期外，大部分的标准指令或扩展指令分别能在在一个指令周期或两个指令周期内完成。8 位 ALU 参与指令集中所有的运算，它可完成算术运算、逻辑运算、移位、递增、递减和分支等功能，而内部的数据路径则是以通过累加器和 ALU 的方式加以简化。有些寄存器在数据存储器中被实现，且可以直接或间接寻址。简单的寄存器寻址方式和结构特性，确保了在提供具有最大可靠度和灵活性的 I/O 和 A/D 控制系统时，仅需要少数的外部器件。使得这些单片机适用于低成本和批量生产的控制应用。


### 时序和流水线结构

主系统时钟由 HIRC 或 LIRC 振荡器提供，它被细分为 T1~T4 四个内部产生的非重叠时序。在 T1 时间，程序计数器自动加一并抓取一条新的指令。剩下的时间 T2~T4 完成译码和执行功能，因此，一个 T1~T4 时钟周期构成一个指令周期。虽然指令的抓取和执行发生在连续的指令周期，但单片机流水线结构会保证指令在一个指令周期内被有效执行。除非程序计数器的内容被改变，如子程序的调用或跳转，在这种情况下指令将需要多一个指令周期的时间去执行。

如果指令牵涉到分支，例如跳转或调用等指令，则需要两个指令周期才能完成指令执行。需要一个额外周期的原因是程序先用一个周期取出实际要跳转或调用的地址，再用另一个周期去实际执行分支动作，因此用户需要特别考虑额外周期的问题，尤其是在执行时间要求较严格的时候。



系统时序和流水线



指令捕捉

## 程序计数器

在程序执行期间，程序计数器用来指向下一个要执行的指令地址。除了“JMP”和“CALL”指令需要跳转到一个非连续的程序存储器地址之外，它会在每条指令执行完成以后自动加一。只有较低的 8 位，即所谓的程序计数器低字节寄存器 PCL，可以被用户直接读写。

当执行的指令要求跳转到不连续的地址时，如跳转指令、子程序调用、中断或复位等，单片机通过加载所需要的位址到程序寄存器来控制程序，对于条件跳转指令，一旦条件符合，在当前指令执行时取得的下一条指令将会被舍弃，而由一个空指令周期来取代。

程序计数器	
程序计数器高字节	PCL 寄存器
PC11~PC8	PCL7~PCL0

程序计数器


程序计数器的低字节，即程序计数器的低字节寄存器 PCL，可以通过程序控制，且它是可以读取和写入的寄存器。通过直接写入数据到这个寄存器，一个程序短跳转可直接执行，然而只有低字节的操作是有效的，跳转被限制在存储器的当前页中，即 256 个存储器地址范围内，当这样一个程序跳转要执行时，会插入一个空指令周期。PCL 的使用可能引起程序跳转，因此需要额外的指令周期。

## 程序计数器读寄存器

程序计数器读寄存器为只读寄存器，用于读取目前程序执行地址的计数器值。先读低字节寄存器再读高字节寄存器，即读取目前程序执行地址的低字节，同时将程序计数器的高字节数据放置在 8-bit PCRH 缓存器。然后读取 PCRH 寄存器，从 8-bit PCRH 缓存器中读取数据。

下面举例说明如何读取目前程序执行地址。当目前程序执行地址为 123H 时，执行指令步骤如下：

- (1) 执行 MOV A, PCRL 指令之后 → ACC 值为 23H，并且 PCRH 值为 01H;  
执行 MOV A, PCRH 指令之后 → ACC 值为 01H。
- (2) 执行 LMOV A, PCRL 指令之后 → ACC 值为 23H，并且 PCRH 值为 01H;  
执行 LMOV A, PCRH 指令之后 → ACC 值为 01H。



#### • PCR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 低字节寄存器 bit 7 ~ bit 0

#### • PCRH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	D11	D10	D9	D8
R/W	—	—	—	—	R	R	R	R
POR	—	—	—	—	0	0	0	0

Bit 7~4      未定义, 读为“0”


Bit 3~0      **D11~D8:** 高字节寄存器 bit 11 ~ bit 8

### 堆栈

堆栈是一个特殊的存储空间, 用来存储程序计数器中的内容。该单片机有 8 层堆栈, 堆栈既不是数据部分也不是程序空间部分, 而且它既不是可读取也不是可写入的。当前层由堆栈指针 STKPTR[2:0] 加以指示, 同样也是不可读写的。在子程序调用或中断响应服务时, 程序计数器的内容被压入到堆栈中, 且堆栈指针自动加一。当子程序或中断响应结束时, 返回指令 (RET 或 RETI) 使程序计数器从堆栈中重新得到它以前的值, 且堆栈指针自动减一。当一个芯片复位后, 堆栈指针将指向堆栈顶部, 即 00H。

如果堆栈已满, 且有非屏蔽的中断发生, 中断请求标志会被置位, 但中断响应将被禁止。当堆栈指针减少 (执行 RET 或 RETI), 中断将被响应。这个特性提供程序设计者简单的方法来预防堆栈溢出。然而即使堆栈已满, CALL 指令仍然可以被执行, 而造成堆栈溢出。使用时应避免堆栈溢出的情况发生, 因为这可能导致不可预期的程序分支指令执行错误。

若堆栈溢出, 则首个存入堆栈的程序计数器数据将会丢失。



### • STKPTR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OSF	—	—	—	—	D2	D1	D0
R/W	R/W	—	—	—	—	R	R	R
POR	0	—	—	—	—	0	0	0

Bit 7      **OSF:** 堆栈溢出标志

0: 未发生堆栈溢出

1: 发生堆栈溢出

当堆栈已满，再次执行 CALL 指令时，或当堆栈为空，再次执行 RET 指令时，OSF 位都会被置为 1。该位只能通过软件清零，硬件不会自动复位。

Bit 6~3    未定义，读为“0”

Bit 2~0    **D2~D0:** 堆栈指针寄存器

下面举例说明当发生程序分支跳转时堆栈指针及溢出标志位是如何变化的。

(1) 连续执行 9 次 CALL 指令，期间未执行 RET 指令，STKPTR[2:0] 及 OSF 位的变化如下：

CALL 执行次数	0	1	2	3	4	5	6	7	8	9
STKPTR[2:0] 值	0	1	2	3	4	5	6	7	0	1
OSF 值	0	0	0	0	0	0	0	0	0	1

(2) 当 OSF 为 1 时，若不清除 OSF 位，则不管执行几次 RET 指令，OSF 位会一直为 1。

(3) 当堆栈为空时，连续执行 8 次 RET 指令，STKPTR[2:0] 及 OSF 位的变化如下：

RET 执行次数	0	1	2	3	4	5	6	7	8
STKPTR[2:0] 值	0	7	6	5	4	3	2	1	0
OSF 值	0	1	1	1	1	1	1	1	1

### 算术逻辑单元 - ALU

算术逻辑单元是单片机中很重要的部分，执行指令集中的算术和逻辑运算。ALU 连接到单片机的数据总线，在接收相关的指令码后执行需要的算术与逻辑操作，并将结果存储在指定的寄存器，当 ALU 计算或操作时，可能导致进位、借位或其它状态的改变，而相关的状态寄存器会因此更新内容以显示这些改变，ALU 所提供的功能如下：

- 算术运算：

ADD, ADDM, ADC, ADCM, SUB, SUBM, SBC, SBCM, DAA

LADD, LADDM, LADC, LADCM, LSUB, LSUBM, LSBC, LSBCM, LDAA

● 逻辑运算:

AND, OR, XOR, ANDM, ORM, XORM, CPL, CPLA  
LAND, LOR, LXOR, LANDM, LORM, LXORM, LCPL, LCPLA

● 移位运算:

RRA, RR, RRCA, RRC, RLA, RL, RLCA, RLC  
LRRA, LRR, LRRCA, LRRC, LRLA, LRL, LRLCA, LRLC

● 递增和递减:

INCA, INC, DECA, DEC  
LINCA, LINC, LDECA, LDEC

● 分支判断:


JMP, SZ, SZA, SNZ, SIZ, SDZ, SIZA, SDZA, CALL, RET, RETI  
LSZ, LSZA, LSNZ, LSIZ, LSDZ, LSIZA, LSDZA

## Flash 程序存储器

程序存储器用来存放用户代码即储存程序。程序存储器为 Flash 类型意味着可以多次重复编程，方便用户使用同一芯片进行程序的修改。使用适当的单片机编程工具，此单片机提供用户灵活便利的调试方法和项目开发规划及更新。

### 结构

程序存储器的容量为  $4K \times 16$  位，程序存储器用程序计数器来寻址，其中也包含数据、表格和中断入口。数据表格可以设定在程序存储器的任何地址，由表格指针来寻址。



### 特殊向量


程序存储器内部某些地址保留用做诸如复位和中断入口等特殊用途。地址 000H 是芯片复位后的程序起始地址。在芯片复位之后，程序将跳到这个地址并开始执行。

## 查表

程序存储器中的任何地址都可以定义成一个表格，以便储存固定的数据。使用表格时，表格指针必须先行设定，其方式是将表格的地址放在表格指针寄存器 TBLP 和 TBHP 中。这些寄存器定义表格总的地址。

在设定完表格指针后，当数据存储器 [m] 位于 Sector 0，表格数据可以使用如“TABRD [m]”或“TABRDL [m]”等指令分别从程序存储器查表读取。如果存储器 [m] 位于其它 Sector，表格数据可以使用如“LTABRD [m]”或“LTABRDL [m]”等指令分别从程序存储器查表读取。当这些指令执行时，程序存储器中表格数据低字节，将被传送到使用者所指定的数据存储器 [m]，程序存储器中表格数据的高字节，则被传送到 TBLH 特殊寄存器。

下图是查表中寻址 / 数据流程：



## 查表范例

以下范例说明表格指针和表格数据如何被定义和执行。这个例子使用的表格数据用 ORG 伪指令储存在存储器中。ORG 指令的值“0F00H”指向的地址是 4K 程序存储器中最后一页的起始地址。表格指针低字节寄存器的初始值设为 06H，这可保证从数据表格读取的第一笔数据位于程序存储器地址 1F06H，即最后一页起始地址后的第六个地址。值得注意的是，假如“TABRD [m]”或“LTABRD”指令被使用，则表格指针指向 TBLP 和 TBHP 指定的地址。在这个例子中，表格数据的高字节等于零，而当“TABRD [m]”或“LTABRD”指令被执行时，此值将会自动的被传送到 TBLH 寄存器。

TBLH 寄存器为可读 / 可写寄存器，且能重复储存，若主程序和中断服务程序都使用表格读取指令，应该注意它的保护。使用表格读取指令，中断服务程序可能会改变 TBLH 的值，若随后在主程序中再次使用这个值，则会发生错误，因此建议避免同时使用表格读取指令。然而在某些情况下，如果同时使用表格读取指令是不可避免的，则在执行任何主程序的表格读取指令前，中断应该先除能，另外要注意的是所有与表格相关的指令，都需要两个指令周期去完成操作。

### 表格读取程序范例

```

tempreg1 db ?      ; temporary register #1
tempreg2 db ?      ; temporary register #2
:
:
mov a,06h          ; initialise low table pointer - note that this address
                    ; is referenced
mov tbhp,a         ; to the last page or the page that tbhp pointed
mov a,0Fh          ; initialise high table pointer
mov ttblp,a
:

```

```

:
tabrd tempreg1      ; transfers value in table referenced by table pointer
; data at program memory address "0F06H" transferred to
; tempreg1 and TBLH
dec tbhp            ; reduce value of table pointer by one
tabrd tempreg2      ; transfers value in table referenced by table pointer
; data at program memory address "0F05H" transferred to
; tempreg2 and TBLH
; in this example the data "1AH" is transferred to
; tempreg1 and data "0FH" to register tempreg2
:
:
org 0F00h           ; sets initial address of program memory
dc 00Ah, 00Bh, 00Ch, 00Dh, 00Eh, 00Fh, 01Ah, 01Bh
:
:
```

### 在线烧录 – ICP


Flash 型程序存储器提供用户便利地对同一芯片进行程序的更新和修改。另外，Holtek 单片机提供 4 线接口的在线烧录方式。用户可将进行过烧录或未经过烧录的单片机芯片连同电路板一起制成，最后阶段进行程序的更新和程序的烧写，在无需拔出再重新插入芯片的情况下方便地保持程序为最新版。

Holtek Flash MCU 与烧录器引脚对应表如下：

Holtek 烧录器引脚名称	MCU 在线烧录引脚名称	功能
ICPDA	PA0	串行数据 / 地址烧录
ICPCK	PA2	串行时钟
VDD	VDD	电源
VSS	VSS	地

程序存储器可以通过 4 线的接口在线进行烧录。其中一条线用于数据串行下载或上传、一条线用于串行时钟、剩下两条用于提供电源。芯片在线烧写的详细使用说明超出此文档的描述范围，将由专门的参考文献提供。

烧录过程中，用户必须确保 ICPDA 和 ICPCK 这两个引脚没有连接至其它输出脚。



注：\* 可能为电阻或电容。若为电阻则其值必须大于  $1k\Omega$ ，若为电容则其必须小于  $1nF$ 。

## 片上调试 – OCDS

EV 芯片用于单片机仿真。此 EV 芯片提供片上调试功能 (On-Chip Debug) 用于开发过程中的实际单片机调试。除了片上调试功能方面，EV 芯片和实际单片机在功能上几乎是兼容的。用户可将 OCDSDA 和 OCDSCK 引脚连接至 Holtek HT-IDE 开发工具，从而实现 EV 芯片对实际单片机的仿真。OCDSDA 引脚为 OCDS 数据 / 地址输入 / 输出脚，OCDsCK 引脚为 OCDS 时钟输入脚。当用户用 EV 芯片进行调试时，实际单片机 OCDSDA 和 OCDsCK 引脚上的其它共用功能无效。由于这两个 OCDS 引脚与 ICP 引脚共用，因此在线烧录时仍用作 Flash 存储器烧录引脚。关于 OCDS 功能的详细描述，请参考“Holtek e-Link for 8-bit MCU OCDS 使用手册”文件。

Holtek e-Link 引脚名称	EV 芯片引脚名称	功能
OCDSDA	OCDSDA	片上调试串行数据 / 地址输入 / 输出
OCDsCK	OCDsCK	片上调试时钟输入
VDD	VDD	电源
VSS	VSS	地

## 在线应用编程 – IAP

Flash 型程序存储器便于用户在同一芯片上对程序进行更新和修改。单片机提供的 IAP 功能使用户可以方便地对 Flash 程序存储器进行多次编程。IAP 功能可以通过内部固件进行程序的更新，而无需外接烧录器或 PC。此外，IAP 接口通过 I/O 引脚可以设置为任何类型的通信协议，例如 UART，使用 I/O 引脚。关于内部固件，用户可以选择 Holtek 提供的版本或创建自己的内部固件。以下章节说明了如何实现 IAP 固件程序。

### Flash 存储器读取 / 写入容量

Flash 存储器以页为单位进行擦 / 写操作，以字为单位进行读出操作。页的大小和写入缓冲器的大小都为 32 字。注意，在执行写入操作之前必须先执行擦除操作。

Flash 存储器擦 / 写功能成功使能时 CFWEN 位会被硬件置高，当该位被置高，便可写入数据到“写入缓冲器”。FWT 位用于启动写入程序，并指示写入操作的状态。当该位由应用程序置高时将开始一个写入程序，当写入操作结束后该位将由硬件清零。


读出操作是通过一个特定的读出程序来执行的。FRDEN 位用于使能读出功能，由应用程序设置 FRD 位来启动读出程序，并指示读出操作的状态。当读出操作结束后该位将由硬件清零。

操作	格式
擦除	32 字 / 页
写入	32 字 / 次
读出	1 字 / 次
注：页大小 = 写入缓冲器大小 = 32 字	

IAP 操作格式

页	FARH	FARL[7:5]	FARL [4:0]	标记地址
0	0000 0000	000		
1	0000 0000	001		
2	0000 0000	010		
3	0000 0000	011		
4	0000 0000	100		
5	0000 0000	101		
6	0000 0000	110		
7	0000 0000	111		
8	0000 0001	111		
9	0000 0001	001		
:	:	:		
126	0000 1111	110		
127	0000 1111	111		

页序号及地址选择



Flash 存储器 IAP 读 / 写结构

### 写入缓冲器

执行写入操作时写入缓冲器用于临时存储写入的数据。通过执行 Flash 存储器擦 / 写使能程序成功使能 Flash 存储器擦 / 写功能后，才可将要写入的数据填入到写入缓冲器。通过配置 FC2 寄存器中的 CLWB 位可以清除写入缓冲器。置高 CLWB 位可以使能清除写入缓冲器程序，完成后该位会被硬件自动清零。建议第一次使用写入缓冲器或更新写入缓冲器内的数据时，应先置高 CLWB 位将写入缓冲器清零。

写入缓冲器的大小为每页 32 字，与页的大小一致。写入缓冲器的地址与存储器地址位 FA11~FA5 指定的 Flash 存储器页的地址相对应。写入到 FD0L 和 FD0H 寄存器的数据会被加载到写入缓冲器。当写入数据到高字节数据寄存器 FD0H 时，会将存储在 FD0L 和 FD0H 数据寄存器内的数据都加载到写入缓冲器，并使 Flash 存储器地址自动加一，之后新的地址会被加载到 FARH 和 FARL 地址寄存器。当 Flash 存储器地址到达当前页的最大地址，即 32 字的页为 11111b，地址将不再增加，并停在该页的最后一个地址，此时需要再设定一个新的页地址才可进行其它擦 / 写操作。

写入程序结束后，硬件会自动清除写入缓冲器。注意，如果在比对步骤时发现写入到 Flash 存储器的数据不正确，则需通过应用程序手动清除写入缓冲器，在写入缓冲器被清零之后再重新对其写入数据。

### IAP Flash 程序存储器寄存器

与 IAP 相关的 Flash 存取寄存器有两个地址寄存器、四对 16-bit 数据寄存器和三个控制寄存器。这些寄存器都位于 Sector 1。使用地址、数据和控制寄存器可以对 Flash 存储器执行 16 位数据读 / 写操作。内部 Flash 程序存储器所有操作由一系列寄存器控制，即地址寄存器 FARL 和 FARH，数据寄存器 FDnL 和 FDnH，控制寄存器 FC0、FC1 和 FC2。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
FC0	CFWEN	FMOD2	FMOD1	FMOD0	FWPEN	FWT	FRDEN	FRD
FC1	D7	D6	D5	D4	D3	D2	D1	D0
FC2	—	—	—	—	—	—	FWERTS	CLWB
FARL	FA7	FA6	FA5	FA4	FA3	FA2	FA1	FA0
FARH	—	—	—	—	FA11	FA10	FA9	FA8
FD0L	D7	D6	D5	D4	D3	D2	D1	D0
FD0H	D15	D14	D13	D12	D11	D10	D9	D8
FD1L	D7	D6	D5	D4	D3	D2	D1	D0
FD1H	D15	D14	D13	D12	D11	D10	D9	D8
FD2L	D7	D6	D5	D4	D3	D2	D1	D0
FD2H	D15	D14	D13	D12	D11	D10	D9	D8
FD3L	D7	D6	D5	D4	D3	D2	D1	D0
FD3H	D15	D14	D13	D12	D11	D10	D9	D8

IAP 寄存器列表

#### • FARL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	FA7	FA6	FA5	FA4	FA3	FA2	FA1	FA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **FA7~FA0:** Flash 存储器地址 bit 7 ~ bit 0

#### • FARH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	FA11	FA10	FA9	FA8
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

Bit 7~4      未定义，读为“0”

Bit 3~0      **FA11~FA8:** Flash 存储器地址 bit 11 ~ bit 8

#### ● FD0L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 第一个 Flash 存储器数据 bit 7 ~ bit 0

注意写入低字节数据寄存器 FD0L 的数据只能存储在 FD0L 寄存器，不会加载到低 8 位写入缓冲器。

#### ● FD0H 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D15~D8:** 第一个 Flash 存储器数据 bit 15 ~ bit 8

注意当写入 8 位数据到高字节数据寄存器 FD0H 时，存储在 FD0H 和 FD0L 寄存器内的 16 位数据将同时加载到 16 位写入缓冲器中，此时 Flash 存储器地址寄存器 FARH 和 FARN 的内容将自动加一。

#### ● FD1L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 第二个 Flash 存储器数据 bit 7 ~ bit 0

#### ● FD1H 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D15~D8:** 第二个 Flash 存储器数据 bit 15 ~ bit 8

#### ● FD2L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 第三个 Flash 存储器数据 bit 7 ~ bit 0

### • FD2H 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D15~D8:** 第三个 Flash 存储器数据 bit 15 ~ bit 8

### • FD3L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 第四个 Flash 存储器数据 bit 7 ~ bit 0

### • FD3H 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D15~D8:** 第四个 Flash 存储器数据 bit 15 ~ bit 8

### • FC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CFWEN	FMOD2	FMOD1	FMOD0	FWPEN	FWT	FRDEN	FRD
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7      **CFWEN:** Flash 存储器擦 / 写功能使能控制

- 0: Flash 存储器擦 / 写功能除能
- 1: Flash 存储器擦 / 写功能已成功使能

当此位由应用程序清零后, Flash 存储器擦 / 写功能除能。注意, 对此位直接写“1”不会使能擦 / 写功能。此位可用于指示 Flash 存储器擦 / 写功能状态。当此位由硬件置为“1”时, 表明 Flash 存储器擦 / 写功能已经成功使能, 若为“0”, 表明 Flash 存储器擦 / 写功能除能。

Bit 6~4      **FMOD2~FMOD0:** Flash 存储器模式选择

- 000: 写入模式
- 001: 页擦除模式
- 010: 保留
- 011: 读出模式
- 100: 保留
- 101: 保留
- 110: Flash 存储器擦 / 写功能使能模式
- 111: 保留

这几位用于选择 Flash 存储器的操作模式。注意在执行擦 / 写 Flash 存储器操作之前必须先成功使能“Flash 存储器擦 / 写使能模式”。

Bit 3	<b>FWPEN:</b> Flash 存储器擦 / 写功能使能程序触发控制位 0: 擦 / 写功能使能程序未被触发或程序定时器发生溢出 1: 擦 / 写功能使能程序被触发且程序定时器开始计时 该位用于启动 Flash 存储器擦 / 写使能程序和内部定时器。此位由应用程序置高，当内部定时器计时溢出后由硬件清零。需在 FWPEN 置高后尽快写入正确数据序列到 FD1L/FD1H、FD2L/FD2H 和 FD3L/FD3H 寄存器。
Bit 2	<b>FWT:</b> Flash 存储器写入控制位 0: 不启动 Flash 存储器写入程序或 Flash 存储器写入程序已完成 1: 启动 Flash 存储器写入程序 此位由软件置“1”，当 Flash 存储器写入程序完成后由硬件清零。
Bit 1	<b>FRDEN:</b> Flash 存储器读出使能位 0: Flash 存储器读出除能 1: Flash 存储器读出使能 此位为 Flash 存储器读出使能位，在执行 Flash 存储器读出操作之前需将此位置高。将此位清零则禁止 Flash 存储器读出操作。
Bit 0	<b>FRD:</b> Flash 存储器读出控制位 0: 不启动 Flash 存储器读出程序或 Flash 存储器读出程序已完成 1: 启动 Flash 存储器读出程序 此位由软件置“1”，当 Flash 存储器读出程序完成后由硬件清零。
注：1. 在同一条指令中 FWT、FRDEN 和 FRD 位不可同时设置为“1”。 2. 需确保 fSUB 时钟运行稳定后才可执行擦 / 写操作。 3. 应注意，当读 / 写 / 擦操作成功启动后，CPU 将停止运行。 4. 需确保读 / 写 / 擦操作已执行完毕后才可执行其它操作。	

### • FC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 整个芯片复位

当用户写“55H”到该寄存器，将产生一个复位信号将整个单片机复位。

### • FC2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	FWERTS	CLWB
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2      未定义，读为“0”

Bit 1      **FWERTS:** 擦除和写入时间选择

- 0: 擦除时间为 3.2ms ( $t_{FER}$ ) / 写入时间为 2.2ms ( $t_{FWR}$ )
- 1: 擦除时间为 3.7ms ( $t_{FER}$ ) / 写入时间为 3.0ms ( $t_{FWR}$ )

Bit 0      **CLWB:** Flash 存储器写入缓冲器清除控制位

- 0: 未开始写入缓冲器清除或写入缓冲器清除程序已完成
- 1: 开始写入缓冲器清除程序

此位由软件置“1”，当写缓冲区清除过程完成后由硬件清零。

## Flash 存储器擦 / 写流程


在开始更新 Flash 存储器之前，先了解 Flash 存储器擦 / 写流程操作是很重要的，用户可参考下列步骤进行 IAP 程序开发，以确保 Flash 存储器内容更新正确。

### Flash 存储器擦 / 写流程说明

1. 先启动“Flash 存储器擦 / 写使能程序”。当 Flash 存储器擦 / 写功能成功使能后，FC0 寄存器中的 CFWEN 位会由硬件自动置高，此时才可执行 Flash 存储器擦或写操作。详细内容请参考“Flash 存储器擦 / 写使能程序”。
2. 配置 Flash 存储器地址以指定要擦除的页，标记地址，然后擦除此页。

对于页擦除操作，首先设置 FARL 和 FARH 寄存器来指定要擦除页的起始地址，然后写入任意数据到 FD0H 寄存器来标记地址。每写入一个任意数据到 FD0H 寄存器，当前地址将自动加一。当地址自动递增到当前页的最大地址，即 11111b，地址将不再增加，并停在该页的最后一个地址。注意写数据到 FD0H 是为了标记地址，这一操作必须执行以确定要擦除哪些地址。

3. 查空确认是否擦除成功，可采用 TABRD 指令进行读取并比对是否为“0000h”，如果擦除不成功返回步骤 2 再执行页擦除。
4. 写入数据至该页，详细内容请参考“Flash 存储器写入程序”。
5. 采用 TABRD 指令进行读取并比对写入数据是否正确，如果读出的数据与写入数据不符，即写入不成功，设置 CLWB 位为“1”清除“写入缓冲器”再返回步骤 4，再写入相同数据。
6. 完成当前页擦/写后，如果无需擦/写其它页，可清除 CFWEN 位来除能“Flash 存储器擦 / 写使能模式”。



**Flash 存储器擦 / 写流程**

注：“Flash 存储器擦 / 写功能使能程序”和“Flash 存储器写程序”将在后面介绍。


## Flash 存储器擦 / 写使能步骤

Flash 存储器擦 / 写使能模式是专门为保护 Flash 存储器内容不被轻易地修改而设计的。用户必须先使能 Flash 存储器擦 / 写功能，才能通过 IAP 控制寄存器来更改 Flash 存储器数据。

### Flash 存储器擦 / 写使能步骤说明

1. 写入数值“110”至 FC0 寄存器中的 FMOD[2:0] 位，选择 Flash 存储器擦 / 写使能模式。
2. 设置 FC0 寄存器中的 FWPEH 位为“1”，启动 Flash 存储器擦 / 写使能程序，此时内部硬件线路会启动一个内部定时器。
3. 使用者必须在 FWPEH 位置高后尽快填入正确数据序列至 FD1L~FD3L 和 FD1H~FD3H 寄存器中，数据序列为 FD1L=00h、FD1H=04h、FD2L=0Dh、FD2H=09h、FD3L=C3h、FD3H=40h。
4. 一旦定时器计时结束，无论写入的数据序列是否正确，FWPEH 位将由硬件自动清零。
5. 如果写入的数据序列不正确，表示 Flash 存储器擦 / 写功能没有成功使能，需重复以上步骤。如果写入的数据序列正确，表示 Flash 存储器擦 / 写功能成功使能。
6. 一旦 Flash 存储器擦 / 写功能成功使能，即可通过 IAP 控制寄存器进行页擦 / 写操作来更新 Flash 存储器内容。

将 FC0 寄存器中的 CFWEN 位清零，可除能 Flash 存储器擦 / 写功能，此时不必再执行以上步骤。



Flash 存储器擦 / 写功能使能步骤

## Flash 存储器写入步骤


当 Flash 擦 / 写功能成功使能后，CFWEN 位会被硬件置高，此时要写入 Flash 存储器的数据才能加载到写入缓冲器。在开始写入程序之前，应先正确配置 IAP 控制寄存器，将所选的 Flash 存储器页的数据擦除。

写入缓冲器的大小为每页 32 字，其地址与 FA11~FA5 指定的 Flash 存储器页的地址为相对应关系。注意，写入缓冲器的地址与对应存储器的地址必须在相同页。

### Flash 存储器连续地址写入步骤说明

对于写入操作每次写入的数据最多为 32 字。多笔连续地址的数据写入时，写入缓冲器的地址将自动加“1”。用户只需将第一笔数据的地址填入 FARL 和 FARH，并将第一笔数据依序填入 FD0L 和 FD0H 寄存器。先写 FD0L 再写 FD0H，才会将 FD0L 和 FD0H 数据一起填入写入缓冲器。写入缓冲器的地址将自动加“1”，因此，要填入第二笔数据时，可不用修改 FARL 和 FARH 重新指定地址。当连续地址到达当前页的最后一个地址时，写入缓冲器的地址将不会再自动加“1”，保持在最后一个地址。

1. 启动“Flash 存储器擦 / 写使能程序”，确认 CFWEN 的值，如果 CFWEN 被硬件置高，表示可进行 IAP 擦 / 写操作。详细内容请参考“Flash 存储器擦 / 写使能程序”。
2. 设定 FMOD[2:0] 为“001”，选择擦除模式，并且设定 CLWB 位为“1”清除“写入缓存器”。  
设定 FWT 位为“1”，擦除目标页，该页由 FARH 和 FARL 指定且需标记地址，直到 FWT 变为“0”。
3. 通过查表指令读出方式进行查空，以确保擦除操作已成功完成。  
如果擦除操作不成功则返回步骤 2。  
如果擦除操作成功则接着执行步骤 4。
4. 设定 FMOD[2:0] 为“000”，选择写入模式。
5. 先将目标起始地址写入 FARL 和 FARH 寄存器中，将要往连续地址所在页写入的数据依序写入 FD0L 和 FD0H 寄存器。最多可写入 32 字。
6. 设定 FWT 位为“1”，将写入缓冲器的数据写入到对应的 Flash 存储器中，直到 FWT 变为“0”。
7. 通过查表指令读出方式进行数据比对，以确保写入操作已成功完成。  
如果写入操作不成功，设置 CLWB 位为“1”清除写入缓冲器，再返回步骤 5。  
如果写入操作成功则接着执行步骤 8。
8. 将 CFWEN 位清零以除能 Flash 存储器擦 / 写功能。



### Flash 存储器连续地址写入步骤


- 注：
1. 当擦 / 写操作成功启动时，所有 CPU 相关的操作将暂停。
  2. FWT 位由高变低所需时间可以通过 FC2 寄存器中的 FWERTS 位选择。

### Flash 存储器非连续地址写入步骤说明

连续地址写入操作与非连续地址写入操作的主要差别在于要写入的数据是否位于连续地址。如果要写入的数据不是位于连续的地址，当一笔数据成功写入到 Flash 存储器后需重新配置另一个目标地址。

以两笔非连续的数据写入操作为例，说明如下：

1. 启动“Flash 存储器擦 / 写使能程序”，确认 CFWEN 位的值，如果 CFWEN 被硬件置高，表示可进行 IAP 擦 / 写操作。详细内容请参考“Flash 存储器擦写使能程序”。
2. 设定 FMOD[2:0] 为“001”，选择擦除模式，并且设定 CLWB 位为“1”清除“写入缓存器”。  
    设定 FWT 位为“1”，擦除目标页，该页由 FARL 和 FARH 指定且需标记地址，直到 FWT 变为“0”。
3. 通过查表指令读出方式进行查空，以确保擦除操作已成功完成。  
    如果擦除操作不成功则返回步骤 2。  
    如果擦除操作成功则接着执行步骤 4。
4. 设定 FMOD[2:0] 为“000”，选择写入模式。
5. 先将目标地址 ADDR1 写入 FARL 和 FARH 寄存器中，将要写入的数据 DATA1 先写入 FD0L 寄存器再写入 FD0H 寄存器。
6. 设定 FWT 位为“1”，将写入缓冲器的数据写入到对应的 Flash 存储器中，直到 FWT 变为“0”。
7. 通过查表指令读出方式进行数据比对，以确保写入操作已成功完成。  
    如果写入操作不成功，设置 CLWB 位为“1”清除写入缓冲器，再返回步骤 5。  
    如果写入操作成功则接着执行步骤 8。
8. 再将目标地址 ADDR2 写入 FARL 和 FARH 寄存器中，将要写入的数据 DATA2 先写入 FD0L 寄存器再写入 FD0H 寄存器。
9. 设定 FWT 位为“1”，将写入缓冲器的数据写入到对应的 Flash 存储器中，直到 FWT 变为“0”。
10. 通过查表指令读出方式进行数据比对，以确保写入操作已成功完成。  
    如果写入操作不成功，设置 CLWB 位为“1”清除写入缓冲器，再返回步骤 8。  
    如果写入操作成功则接着执行步骤 11。
11. 将 CFWEN 位清零以除能 Flash 存储器擦 / 写功能。



### Flash 存储器非连续地址写入步骤


- 注：1. 当擦 / 写操作成功启动时，所有 CPU 相关的操作将暂停。  
 2. 在擦除或写入操作中，FWT 位由高变低所需时间可以通过 FC2 寄存器中的 FWERTS 位选择。

### Flash 存储器写入操作注意事项

1. 要开始对 Flash 存储器进行 IAP 擦 / 写操作之前，必须先完成“Flash 存储器擦 / 写使能程序”。
2. Flash 存储器擦除操作以页为单位进行擦除。
3. 写入缓冲器中的数据填入 Flash 存储器是以页为单位进行的，且写入时不可跨页填写。
4. 数据写入 Flash 存储器后，必须以查表指令“TABRD”读出方式比对所写数据是否正确，若比对发现写入数据不正确时，通过置高 CLWB 位将写入缓冲器清除，然后重新写入数据。无需清除对应的 Flash 存储器页，直接再写入，然后再比对，直到写入正确。
5. 执行 IAP 数据写入与数据比对时，系统频率需与最高应用频率相同。

### Flash 存储器读出步骤

要启动 Flash 存储器读出程序，需将 FMOD[2:0] 位设为“011”选择 Flash 存储器读出模式，将 FRDEN 位设为“1”使能读出功能。将要读出的地址填入 FARH 和 FARL 地址寄存器中，并将 FRD 位设为“1”，然后便可开始 Flash 存储器读出操作。当 FRD 被硬件清为“0”时，则可从 FD0H 和 FD0L 寄存器中取得 Flash 存储器中该地址数据。进行 Flash 存储器读出操作前，无需执行 Flash 存储器擦 / 写使能程序。



### Flash 存储器读出步骤

- 注：
1. 当读操作成功启动时，所有 CPU 相关的操作将暂停。
  2. FRD 位状态由高变低所需的典型时间为三个指令周期。

## 数据存储器

数据存储器是内容可更改的 8-bit RAM 内部存储器，用来储存临时数据。


数据存储器分为两部分，第一部分是特殊功能数据存储器。这些寄存器有固定的地址且与单片机的正确操作密切相关。大多特殊功能寄存器都可在程序控制下直接读取和写入，但有些被加以保护而不对用户开放。第二部分数据存储器是做一般用途使用，都可在程序控制下进行读取和写入。

若用间接寻址方式切换不同的数据存储器 Sector 可通过设置正确的存储器指针值实现。

### 结构

数据存储器被分为多个 Sector，都位于 8 位存储器中。每个数据存储器 Sector 分为两类，特殊功能数据存储器和通用数据存储器。特殊功能数据存储器地址范围为 00H~7FH，而通用数据存储器地址范围为 80H~FFH。

特殊功能数据存储器	通用数据存储器	
所在 Sector	容量	Sector: 地址
0: 00H~7FH	256×8	0: 80H~FFH
1: 00H~7FH		1: 80H~FFH



数据存储器结构

## 数据存储器寻址

此单片机支持扩展指令架构，它并没有可用于数据存储器的存储区指针。对于数据存储器所需的 Sector 是通过 MP1H 或 MP2H 寄存器指定，而所选 Sector 的某一数据存储器地址是使用间接寻址访问方式通过 MP1L 或 MP2L 寄存器指定。直接寻址可用于所有 Sector，通过扩展指令可以寻址所有可用的数据存储器空间。所访问的数据存储器位于除 Sector 0 外的任何数据存储器 Sector，扩展指令可代替间接寻址方式用来访问数据存储器。对于该单片机而言，标准指令和扩展指令的主要区别在于扩展指令中的数据存储器地址“m”有 9 个有效位，高字节表示某一 Sector，低字节表示某一指定地址。

## 通用数据存储器

所有的单片机程序需要一个读 / 写的存储区，让临时数据可以被储存和再使用，该 RAM 区域就是通用数据存储器。这个数据存储区可让使用者进行读取和写入的操作。使用位操作指令可对个别的位做置位或复位的操作，极大地方便了用户在数据存储器内进行位操作。

## 特殊功能数据存储器

这个区域的数据存储器是存放特殊寄存器的，这些寄存器与单片机的正确操作密切相关，大多数的寄存器可进行读取和写入，只有一些是被写保护而只能读取的，相关细节的介绍请参看有关特殊功能寄存器的部分。要注意的是，任何读取指令对存储器中未定义的地址进行读取将返回“00H”。

Sector 0	Sector 1	Sector 0	Sector 1
00H	IAR0	FC0	
01H	MP0	FC1	
02H	IAR1	FC2	
03H	MP1L	FARL	
04H	MP1H	FARH	
05H	ACC	FD0L	
06H	PCL	FD0H	
07H	TBLP	FD1L	
08H	TBLH	FD1H	
09H	TBHP	FD2L	
0AH	STATUS	FD2H	
0BH		FD3L	
0CH	IAR2	FD3H	
0DH	MP2L		
0EH	MP2H	CRCRR	
0FH	RSTFC	CRCIN	
10H	TBOC	CRCDL	
11H	TB1C	CRCDH	
12H	SCC		
13H	HIRCC	PCRL	
14H	PA	PCRH	
15H	PAC		
16H	PAPU	CTM0C0	
17H	PAWU	CTM0C1	
18H	PB	CTM0DL	
19H	PBC	CTM0DH	
1AH	PBU	CTM0AL	
1BH	PC	CTM0AH	
1CH	PCC		
1DH	PCPU	CTM1C0	
1EH	IECC	CTM1C1	
1FH		CTM1DL	
20H	SLEDC0	CTM1DH	
21H	SLEDC1	CTM1AL	
22H		CTM1AH	
23H	ORMC		
24H		CTM2C0	
25H		CTM2C1	
26H	LVRC	CTM2DL	
27H	LVDC	CTM2DH	
28H	TLVRC	CTM2AL	
29H		CTM2AH	
2AH	SADC0		
2BH	SADC1		
2CH			
2DH	SADOL		
2EH	SADOH		
2FH		CTM3C0	
30H	PSCR	CTM3C1	
31H		CTM3DL	
32H	PLTSW	CTM3DH	
33H	PLTDACC	CTM3AL	
34H	PLTDA0L	CTM3AH	
35H	PLTDA1L		
36H	PLTDA2L	USR	
37H	PLTC0C	UCR1	
38H	PLTC0VOS	UCR2	
39H	PLTC1C	UCR3	
3AH	PLTC1VOS	BRDH	
3BH	PLTCHYC	BRDL	
3CH	PLTAC	UFCR	
3DH	PLTAVOS	TXR_RXR	
3EH	PLTDICC1	RxCNT	
3FH	PLTDICC0		

: Unused, read as 00H

: Reserved, cannot be changed

### 特殊功能数据存储器结构

## 特殊功能寄存器

大部分特殊功能寄存器的细节将在相关功能章节描述，但有几个寄存器需在此章节单独描述。

### 间接寻址寄存器 – IAR0, IAR1, IAR2

间接寻址寄存器 IAR0、IAR1 和 IAR2 的地址虽位于数据存储区域，但不同于普通寄存器，它没有实际的物理地址。与定义实际存储器地址的直接存储器寻址不同，间接寻址是使用间接寻址寄存器和存储器指针来执行存储器数据操作。在间接寻址寄存器 IAR0、IAR1 和 IAR2 上的任何动作，将对存储器指针 MP0、MP1L/MP1H 或 MP2L/MP2H 所指定的存储器地址产生对应的读 / 写操作。它们总是成对出现，IAR0 和 MP0 可以访问 Sector 0，而 IAR1 和 MP1L/MP1H、IAR2 和 MP2L/MP2H 可以访问任何 Sector。因为这些间接寻址寄存器不是实际存在的，直接读取将返回“00H”的结果，而直接写入此寄存器则不做任何操作。

### 存储器指针 – MP0, MP1L, MP1H, MP2L, MP2H

该单片机提供五个存储器指针，即 MP0、MP1L、MP1H、MP2L 和 MP2H。由于这些指针在数据存储器中能像普通的寄存器一般被操作，因此提供了一个寻址和数据追踪的有效方法。当对间接寻址寄存器进行任何操作时，单片机指向的实际地址是由存储器指针所指定的地址。MP0、IAR0 用于访问 Sector 0，而 MP1L/MP1H 和 IAR1、MP2L/MP2H 和 IAR2 可根据 MP1H 或 MP2H 寄存器访问所有的 Sector。使用扩展指令可对所有的数据 Sector 进行直接寻址。

以下例子说明如何清除一个具有 4 RAM 地址的区块，它们已事先定义成地址 adres1 到 adres4。

#### 间接寻址程序范例 1

```

data .section 'data'
adres1 db ?
adres2 db ?
adres3 db ?
adres4 db ?
block db ?
code .section at 0 'code'
org 00h
start:
    mov a, 04h           ; setup size of block
    mov block, a
    mov a, offset adres1 ; Accumulator loaded with first RAM address
    mov mp0, a            ; setup memory pointer with first RAM address
loop:
    clr IAR0             ; clear the data at address defined by MP0
    inc mp0               ; increment memory pointer
    sdz block             ; check if last memory location has been cleared
    jmp loop
continue:

```

## 间接寻址程序范例 2

```
data .section 'data'
adres1 db ?
adres2 db ?
adres3 db ?
adres4 db ?
block db ?
code .section at 0 'code'
org 00h
start:
    mov a, 04h           ; setup size of block
    mov block, a
    mov a, 01h           ; setup the memory sector
    mov mp1h, a
    mov a, offset adres1 ; Accumulator loaded with first RAM address
    mov mp1l, a           ; setup memory pointer with first RAM address
loop:
    clr IAR1             ; clear the data at address defined by MP1L
    inc mp1l              ; increment memory pointer MP1L
    sdz block             ; check if last memory location has been cleared
    jmp loop
continue:
```

在上面的例子中有一点值得注意，即并没有确定 RAM 地址。

## 使用扩展指令直接寻址程序范例

```
data .section 'data'
temp db ?
code .section at 0 'code'
org 00h
start:
    lmov a, [m]           ; move [m] data to acc
    lsub a, [m+1]          ; compare [m] and [m+1] data
    snz c                 ; [m]>[m+1]?
    jmp continue           ; no
    lmov a, [m]             ; yes, exchange [m] and [m+1] data
    mov temp, a
    lmov a, [m+1]
    lmov [m], a
    mov a, temp
    lmov [m+1], a
continue:
```

注：“m”是位于任何数据存储器 Sector 的某一地址。例如，m=1F0H 表示 Sector 1 中的地  
址 0F0H。

## 累加器 – ACC

对任何单片机来说，累加器是相当重要的，且与 ALU 所完成的运算有密切关系，所有 ALU 得到的运算结果都会暂时存在 ACC 累加器里。若没有累加器，ALU 必须在每次进行如加法、减法和移位的运算时，将结果写入到数据存储器，这样会造成程序编写和时间的负担。另外数据传送也常常牵涉到累加器的临时储存功能，例如在使用者定义的一个寄存器和另一个寄存器之间传送数据时，由于两寄存器之间不能直接传送数据，因此必须通过累加器来传送数据。

## 程序计数器低字节寄存器 – PCL

为了提供额外的程序控制功能，程序计数器低字节设置在数据存储器的特殊功能区域内，程序员可对此寄存器进行操作，很容易的直接跳转到其它程序地址。直接给 PCL 寄存器赋值将导致程序直接跳转到程序存储器的某一地址，然而由于寄存器只有 8 位长度，因此只允许在本页的程序存储器范围内进行跳转，而当使用这种运算时，要注意会插入一个空指令周期。

## 查表寄存器 – TBLP, TBHP, TBLH

这三个特殊功能寄存器对存储在程序存储器中的表格进行操作。TBLP 和 TBHP 为表格指针，指向表格数据存储的地址。它们的值必须在任何表格读取指令执行前加以设定，由于它们的值可以被如“INC”或“DEC”的指令所改变，这就提供了一种简单的方法对表格数据进行读取。表格读取数据指令执行之后，表格数据高字节存储在 TBLH 中。其中要注意的是，表格数据低字节会被传送到使用者指定的地址。

## Option 存储器映射寄存器 – ORMC

ORMC 寄存器用于使能 Option 存储器映射功能。Option 存储器的容量为 64 个字。当连续写入特定数据序列 55H 和 AAH 到该寄存器，Option 存储器映射功能将使能，通过使用查表指令即可读到 Option 存储器的内容，Option 存储器的 00H~3FH 地址会一一对应到程序存储器最后一页的 C0H~FFH 地址。

要成功使能 Option 存储器映射功能，该特定的数据序列 55H 和 AAH 必须在两个指令周期内连续写入。建议在写入该特定数据序列前应当先将总中断位 EMI 清零，在数据序列成功写入后，根据用户的需求在适当的时间再将其置高。当数据序列成功写入时会启动内部定时器， $4 \times t_{LIRC}$  时间之后会自动结束映射。因此，用户需及时读出数据，否则需要重新启动 Option 存储器映射功能。每次 ORMC 寄存器被连续写入后，定时器都会重新计数。

当使用查表指令来读取 Option 存储器内容时，“TABRD [m]”和“TABRDL [m]”指令皆可使用。然而，若使用“TABRD [m]”指令来读取，必须配置 TBHP 寄存器将表格指针设定在最后一页。更多查表的描述请参考相关章节。

### • ORMC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	ORMC7	ORMC6	ORMC5	ORMC4	ORMC3	ORMC2	ORMC1	ORMC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **ORMC7~ORMC0:** Option 存储器映射特定数据序列

当将特定数据序列 55H 和 AAH 连续写入该寄存器，会使能 Option 存储器映射功能。需注意，单片机从空闲 / 休眠模式唤醒后，该寄存器的内容将被清除。

## 状态寄存器 – STATUS

这 8 位的状态寄存器由 SC 标志位、CZ 标志位、零标志位 (Z)、进位标志位 (C)、辅助进位标志位 (AC)、溢出标志位 (OV)、暂停标志位 (PDF) 和看门狗定时器溢出标志位 (TO) 组成。这些算术 / 逻辑操作和系统运行标志位是用来记录单片机的运行状态。

除了 PDF 和 TO 标志外，状态寄存器中的位像其它大部分寄存器一样可以被改变。任何数据写入到状态寄存器将不会改变 TO 或 PDF 标志位。另外，执行不同的指令后，与状态寄存器有关的运算可能会得到不同的结果。TO 标志位只会受系统上电、看门狗溢出或执行“CLR WDT”或“HALT”指令影响。PDF 标志位只会受执行“HALT”或“CLR WDT”指令或系统上电影响。

Z、OV、AC、C、SC 和 CZ 标志位通常反映最近运算的状态。

- C: 当加法运算的结果产生进位，或减法运算的结果没有产生借位时，则 C 被置位，否则 C 被清零，同时 C 也会被带进位的移位指令所影响。
- AC: 当低半字节加法运算的结果产生进位，或低半字节减法运算的结果没有产生借位时，AC 被置位，否则 AC 被清零。
- Z: 当算术或逻辑运算结果是零时，Z 被置位，否则 Z 被清零。
- OV: 当运算结果高两位的进位状态异或结果为 1 时，OV 被置位，否则 OV 被清零。
- PDF: 系统上电或执行“CLR WDT”指令会清零 PDF，而执行“HALT”指令则会置位 PDF。
- TO: 系统上电或执行“CLR WDT”或“HALT”指令会清零 TO，而当 WDT 溢出则会置位 TO。
- CZ: 不同指令不同标志位的操作结果。详细资料请参考寄存器定义部分。
- SC: 当 OV 与当前指令操作结果 MSB 执行“XOR”所得结果。

另外，当进入一个中断程序或执行子程序调用时，状态寄存器不会自动压入到堆栈保存。假如状态寄存器的内容是重要的且子程序可能改变状态寄存器的话，则需谨慎的去做正确的储存。

### • STATUS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SC	CZ	TO	PDF	OV	Z	AC	C
R/W	R/W	R/W	R	R	R/W	R/W	R/W	R/W
POR	x	x	0	0	x	x	x	x

“x”：未知

- Bit 7      **SC:** 当 OV 与当前指令操作结果 MSB 执行“XOR”所得结果
- Bit 6      **CZ:** 不同指令不同标志位的操作结果  
对于 SUB/SUBM/LSUB/LSUBM 指令，CZ 等于 Z 标志位。  
对于 SBC/SBCM/LSBC/LSBCM 指令，CZ 等于上一个 CZ 标志位与当前零标志位执行“AND”所得结果。对于其它指令，CZ 标志位无影响。
- Bit 5      **TO:** 看门狗溢出标志位  
0: 系统上电或执行“CLR WDT”或“HALT”指令后  
1: 看门狗溢出发生
- Bit 4      **PDF:** 暂停标志位  
0: 系统上电或执行“CLR WDT”指令后  
1: 执行“HALT”指令

Bit 3	<b>OV:</b> 溢出标志位 0: 无溢出 1: 运算结果高两位的进位状态异或结果为 1
Bit 2	<b>Z:</b> 零标志位 0: 算术或逻辑运算结果不为 0 1: 算术或逻辑运算结果为 0
Bit 1	<b>AC:</b> 辅助进位标志位 0: 无辅助进位 1: 在加法运算中低四位产生了向高四位进位, 或减法运算中低四位不发生从高四位借位
Bit 0	<b>C:</b> 进位标志位 0: 无进位 1: 如果在加法运算中结果产生了进位, 或在减法运算中结果不发生借位 C 标志位也受循环移位指令的影响。

## EEPROM 数据存储器

此单片机的一个特性是内建 EEPROM 数据存储器, 由于其非易失的存储结构, 即使在电源掉电的情况下存储器内的数据仍然保存完好。这种存储区扩展了存储空间, 对设计者来说增加了许多新的应用机会。EEPROM 可以用来存储产品编号、校准值、用户特定数据、系统配置参数或其它产品信息等。EEPROM 的数据读取和写入过程也会变的更简单。

### EEPROM 数据存储器结构

EEPROM 数据存储器容量为  $512 \times 8$ 。由于映射方式与程序存储器和数据存储器不同, 因此不能像其它类型的存储器一样寻址。通过 EEC 控制寄存器中的 MODE 模式选择位, 可以确定对 EEPROM 进行字节模式或页模式读写操作。

### EEPROM 寄存器

有四个寄存器控制内部 EEPROM 数据存储器总的操作, 地址寄存器 EEAL 和 EEAH、数据寄存器 EED 及控制寄存器 EEC。EEAL、EEAH 和 EED 位于 Sector 0 中, 它们能像其它特殊功能寄存器一样直接被访问。EEC 位于 Sector 1 中, 仅能通过 MP1L/MP1H 和 IAR1 或 MP2L/MP2H 和 IAR2 进行间接读取或写入。由于 EEC 控制寄存器位于 Sector 1 中的“40H”, 在 EEC 寄存器上的任何操作被执行前, MP1L 或 MP2L 必须先设为“40H”, MP1H 或 MP2H 被设为“01H”。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
EEAL	EEAL7	EEAL6	EEAL5	EEAL4	EEAL3	EEAL2	EEAL1	EEAL0
EEAH	—	—	—	—	—	—	—	EEAH0
EED	D7	D6	D5	D4	D3	D2	D1	D0
EEC	D7	EREN	ER	MODE	WREN	WR	RDEN	RD

EEPROM 寄存器列表

#### • EEAL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	EEAL7	EEAL6	EEAL5	EEAL4	EEAL3	EEAL2	EEAL1	EEAL0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **EEAL7~EEAL0:** 数据 EEPROM 低字节地址 bit 7 ~ bit 0

#### • EEAH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	EEAH0
R/W	—	—	—	—	—	—	—	R/W
POR	—	—	—	—	—	—	—	0

Bit 7~1      未定义, 读为“0”

Bit 0      **EEAH0:** 数据 EEPROM 高字节地址 bit 0

#### • EED 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 数据 EEPROM 数据 bit 7 ~ bit 0

#### • EEC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	EREN	ER	MODE	WREN	WR	RDEN	RD
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7      保留, 必须固定为“0”

Bit 6      **EREN:** 数据 EEPROM 擦使能位

- 0: 除能
- 1: 使能

此位为数据 EEPROM 擦使能位, 向数据 EEPROM 擦操作之前需将此位置高。擦周期结束后, 硬件自动将此位清零。将此位清零时, 则禁止向数据 EEPROM 擦操作。

Bit 5      **ER:** EEPROM 擦控制位

- 0: 擦周期结束
- 1: 开始擦周期

此位为 EEPROM 擦控制位, 由应用程序将此位置高将激活擦周期。擦周期结束后, 硬件自动将此位清零。当 EREN 未先置高时, 此位置高无效。

Bit 4      **MODE:** EEPROM 操作模式选择位

- 0: 字节操作模式
- 1: 页操作模式

此位为 EEPROM 页操作选择位, 当此位置高将选择页写入、擦除或读取功能。否则, EEPROM 为字节写入或读取功能。EEPROM 页缓冲区大小为 16 字节。

Bit 3	<b>WREN:</b> 数据 EEPROM 写使能位 0: 除能 1: 使能 此位为 EEPROM 写使能位, 向数据 EEPROM 写操作之前需将此位置高。写周期结束后, 硬件自动将此位清零。将此位清零时, 则禁止向数据 EEPROM 写操作。
Bit 2	<b>WR:</b> EEPROM 写控制位 0: 写周期结束 1: 开始写周期 此位为数据 EEPROM 写控制位, 由应用程序将此位置高将激活写周期。写周期结束后, 硬件自动将此位清零。当 WREN 未先置高时, 此位置高无效。
Bit 1	<b>RDEN:</b> 数据 EEPROM 读使能位 0: 除能 1: 使能 此位为数据 EEPROM 读使能位, 向数据 EEPROM 读操作之前需将此位置高。将此位清零时, 则禁止向数据 EEPROM 读操作。
Bit 0	<b>RD:</b> EEPROM 读控制位 0: 读周期结束 1: 启动读周期 此位为数据 EEPROM 读控制位, 由应用程序将此位置高将激活读周期。读周期结束后, 硬件自动将此位清零。当 RDEN 未首先置高时, 此位置高无效。
注: 1. 在同一条指令中 EREN、ER、WREN、WR、RDEN 和 RD 不能同时置为“1”。 2. 需确保 $f_{SUB}$ 时钟运行稳定后才可执行擦 / 写操作。 3. 需确保擦 / 写操作已执行完毕后才可改写 EEPROM 相关寄存器或启动 IAP 功能。	

## 从 EEPROM 中读取数据

此单片机有两种模式可实现从 EEPROM 中读取数据, 即字节读模式和页读模式, 可通过 EEC 寄存器中的 EEPROM 操作模式选择位 MODE 选择。

### 字节读模式

当模式选择位 MODE 为 0 时, 可以执行 EEPROM 字节读操作。对于字节读操作, 应首先将要读取数据的地址放入 EEAH 和 EEAL 寄存器中, 并将 EEC 寄存器中的读取使能位 RDEN 置高以使能读取功能。然后, 将 RD 位置高, 以开始 EEPROM 字节读操作。请注意, 若 RD 位已置为高而 RDEN 位还未被设置则不能开始读操作。若读取周期结束, RD 位将自动清除为“0”, 数据可以从 EED 寄存器中读取。数据在其它读或写操作执行前将一直保留在 EED 寄存器中。应用程序将轮询 RD 位以确定数据可以有效地被读取。

### 页读取模式

当模式选择位 MODE 置高时, 可以执行 EEPROM 页读操作。对于页读取操作, 页大小最多为 16 个字节。对于页读操作, 应首先将要读取页的起始地址放入 EEAH 和 EEAL 寄存器中, 并将 EEC 寄存器中的读取使能位 RDEN 置高以使能读取功能。然后, 将 RD 位置高, 以开始 EEPROM 字节读操作。请注意, 若 RD 位已置为高而 RDEN 位还未被设置则不能开始读操作。当前字节读周期结束时, RD 位将自动清零, 此时可以从 EED 寄存器中读取 EEPROM 数据, 而且当前地址将由硬件自动加一。只要再置高 RD 位无需重新配置 EEPROM 地址和 RDEN 控制位, 就可以连续读取下一个 EEPROM 地址的数据。应用程序可轮询 RD 位以确定数据可以有效地被读取。

EEPROM 的高 5 位地址, 用于指定要读取的页位置, 而低 4 位用于指向实际地址。在页读取操作模式下, 低 4 位的地址值将自动加 1。但是, 高 5 位的地址值不会自动增加。当 EEPROM 地址低 4 位自动递增到页的上限, 即 0FH, EEPROM 地址低 4 位的值会停止在 0FH, EEPROM 地址将不会再增加。

## EEPROM 页擦操作

当模式选择位 MODE 为 1 时，可执行 EEPROM 页擦操作。EEPROM 一页可擦除 16 个字节。上电复位后内部页缓存器将由硬件清零。当 EEPROM 擦使能控制位 EREN 由 1 变为 0 时，内部页缓存器也会被清零。注意当 EREN 位由 0 变为 1 时，内部页缓存器不会清零。EEPROM 地址高 5 位用来指定要擦除页的位置，而低 4 位用来指向实际的地址。在页擦操作模式每写入一字节任意数据到 EED 寄存器，低 4 位地址将自动加一，而高 5 位地址不会自动增加。当 EEPROM 地址低 4 位自动递增到页的上限，即 0FH，EEPROM 地址低 4 位的值会停止在 0FH，EEPROM 地址将不会再增加。

为了实现页擦操作，EEPROM 中要擦除页的起始地址需先放入 EEAH 和 EEAL 寄存器中，要写的任意数据也需存入 EED 寄存器中。一页的最大数据长度为 16 字节。注意写 EED 是为了标记地址，这一操作必须执行以确定要擦除哪些地址。当一整页的任意数据都写入 EED 寄存器后，EEC 寄存器中的 EREN 位先置高以使能擦功能，然后 EEC 寄存器中的 ER 位需立即置高以开始擦操作。这两条指令必须在两个指令周期内连续执行才可成功启动一个擦除操作。进行擦除操作之前应先将总中断使能位 EMI 清零，在一个有效的擦启动步骤完成之后再将其使能。

由于控制 EEPROM 擦除周期是一个内部时钟，与单片机的系统时钟异步，所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 ER 位或判断 EEPROM 中断以检测擦除周期是否完成。若擦除周期完成，ER 位将自动清零，通知用户页数据已擦除。因此，应用程序将轮询 RD 位以确定擦周期是否结束。擦操作结束后，EREN 位将由硬件置零。执行完一个页擦操作后，EEPROM 被擦除页的内容将全为零。

## EEPROM 写操作

从 EEPROM 中写入数据可以通过此设备的两种模式实现，即字节写模式或页写模式，由 EEC 寄存器中的 EEPROM 操作模式选择位 MODE 控制。

### 字节写模式

当模式选择位 MODE 为 0 时，可执行 EEPROM 字节写操作。为了实现字节写操作，EEPROM 中要写入数据的地址需先放入 EEAH 和 EEAL 寄存器中，写入的数据也需存入 EED 寄存器中。EEC 寄存器中的写使能位 WREN 先置高以使能写功能，然后 EEC 寄存器中的 WR 位需立即置高以开始写操作。这两条指令必须在两个指令周期内连续执行才可成功启动一个写操作。进行写操作之前应先将总中断使能位 EMI 清零，在一个有效的写启动步骤完成之后再将其使能。若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。

由于控制 EEPROM 写周期是一个内部时钟，与单片机的系统时钟异步，所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 WR 位或判断 EEPROM 写中断以侦测写周期是否完成。若写周期完成，WR 位将自动清除为“0”，通知用户数据已写入 EEPROM。因此，应用程序将轮询 WR 位以确定写周期是否结束。写入操作完成后，WREN 位由硬件置零。注意，字节写操作被成功启动前会自动执行字节擦除操作。

### 页写模式

在执行页写操作之前，确保已成功执行相关页擦操作。当模式选择位 MODE 设置为高时，执行 EEPROM 页写操作。EEPROM 能够写入 16 字节的页面。上电复位后内部页缓存器将由硬件清零。当 EEPROM 写使能控制位 WREN 由 1 变

为 0 时，内部页缓存器也会被清零。注意当 WREN 位由 0 变为 1 时，内部页缓存器不会清零。除了最多可以写入 16 字节 EEPROM 数据以外，页写操作启动的方法与字节写操作相同。EEPROM 地址高 5 位用来指定要写入页的位置，而低 4 位用来指向实际的地址。在页写操作模式每写入一字节数据到 EED 寄存器，低 4 位地址将自动加一，而高 5 位地址不会自动增加。当 EEPROM 地址低 4 位自动递增到页的上限，即 0FH，EEPROM 地址低 4 位的值会停止在 0FH，EEPROM 地址将不会再增加。此时再对 EED 寄存器写入数据也将无效。

为了实现页写操作，EEPROM 中要写入页的起始地址需先放入 EEAH 和 EEAL 寄存器中，要写入的数据也需存入 EED 寄存器中。一页的最大数据长度为 16 字节。注意当写入一字节数据到 EED 寄存器，EED 中的数据会加载到内部页缓存器中，然后当前地址值会自动加一。当一页数据被全部写入页缓存器，EEC 寄存器中的写使能位 WREN 先置高以使能写功能，然后 EEC 寄存器中的 WR 位需立即置高以开始写操作。这两条指令必须在两个指令周期内连续执行才可成功启动一个写操作。进行写操作之前应先将总中断使能位 EMI 清零，在一个有效的写启动步骤完成之后再将其使能。若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。

由于控制 EEPROM 写周期是一个内部时钟，与单片机的系统时钟异步，所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 WR 位或判断 EEPROM 写中断以侦测写周期是否完成。若写周期完成，WR 位将自动清除为“0”，通知用户数据已写入 EEPROM。因此，应用程序将轮询 WR 位以确定写周期是否结束。写入操作完成后，WREN 位由硬件置零。

## 写保护

防止误写入的写保护有以下几种。单片机上电后控制寄存器中的写使能位将被清除以杜绝任何写入操作。上电后存储器指针高字节寄存器 MP1H 或 MP2H 将重置为“0”，这意味着数据存储区 Sector 0 被选中。由于 EEPROM 控制寄存器位于 Sector 1 中，这增加了对写操作的保护措施。在正常程序操作中确保控制寄存器中的写使能位被清除将能防止不正确的写操作。

## EEPROM 中断

EEPROM 擦 / 写周期结束后将产生 EEPROM 擦 / 写中断。EEPROM 中断需先通过设置相关中断寄存器的 DEF 位使能 EEPROM 中断。但由于 EEPROM 中断属于多功能中断，其相关的多功能中断使能位也需被置位。当 EEPROM 擦 / 写周期结束，DEF 请求标志位将被置位。若总中断，EEPROM 中断和相关的多功能中断使能且堆栈未满的情况下将跳转到相应的 EEPROM 中断向量中执行。当中断被响应，仅多功能中断标志位会被自动复位，EEPROM 中断标志位需通过应用程序手动复位。详见中断章节。

## 编程注意事项

必须注意的是数据不会无意写入 EEPROM。在没有写动作时写使能位被正常清零可以增强保护功能。存储器指针高字节寄存器 MP1H 或 MP2H 也可以正常清零以阻止进入 EEPROM 控制寄存器存在的 Sector 1。尽管没有必要，写一个简单的读回程序以检查新写入的数据是否正确还是应该考虑的。

WREN 位置位后，EEC 寄存器中的 WR 位需立即置位，以确保写周期正确地执行。写或擦周期开始前总中断位 EMI 应先清零，在一个有效的写或擦启动步骤完成之后再将此位重新使能。注意，单片机不应在 EEPROM 读或写操作完全完成之前进入空闲或休眠模式，否则 EEPROM 读或写操作将失败。

## 程序举例

### 从 EEPROM 中读取一个字节数据 – 轮询法

```
MOV A, 040H           ; setup memory pointer low byte MP1L
MOV MP1L, A           ; MP1 points to EEC register
MOV A, 01H             ; setup memory pointer high byte MP1H
MOV MP1H, A
CLR IAR1.4            ; clear MODE bit, select byte operation mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
SET IAR1.1            ; set RDEN bit, enable read operations
SET IAR1.0             ; start Read Cycle - set RD bit
BACK:
SZ IAR1.0             ; check for read cycle end
JMP BACK
CLR IAR1               ; disable EEPROM read function
CLR MP1H
MOV A, EED             ; move read data to register
MOV READ_DATA, A
```

### 从 EEPROM 中读取一页数据 – 轮询法

```
MOV A, 040H           ; setup memory pointer low byte MP1L
MOV MP1L, A           ; MP1 points to EEC register
MOV A, 01H             ; setup memory pointer high byte MP1H
MOV MP1H, A
SET IAR1.4            ; set MODE bit, select page operation mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
SET IAR1.1            ; set RDEN bit, enable read operations
; ~~~~ The data length can be up to 16 bytes (Start) ~~~~
CALL READ
CALL READ
:
:
JMP PAGE_READ_FINISH
; ~~~~ The data length can be up to 16 bytes (End) ~~~~
READ:
SET IAR1.0             ; start Read Cycle - set RD bit
BACK:
SZ IAR1.0             ; check for read cycle end
JMP BACK
MOV A, EED             ; move read data to register
MOV READ_DATA, A
RET
:
PAGE_READ_FINISH:
CLR IAR1               ; disable EEPROM read function
CLR MP1H
```

### 擦除 EEPROM 的一页数据 – 轮询法

```

MOV A, 040H           ; setup memory pointer low byte MP1L
MOV MP1L, A            ; MP1 points to EEC register
MOV A, 01H             ; setup memory pointer high byte MP1H
MOV MP1H, A
SET IAR1.4             ; set MODE bit, select page operation mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
; ~~~~ The data length can be up to 16 bytes (Start) ~~~~
CALL WRITE_BUF
CALL WRITE_BUF
:
:
JMP Erase_START
; ~~~~ The data length can be up to 16 bytes (End) ~~~~
WRITE_BUF:
MOV A, EEPROM_DATA      ; user defined data, erase mode don't care data
; value
MOV EED, A
RET
:
Erase_START:
CLR EMI
SET IAR1.6              ; set EREN bit, enable erase operations
SET IAR1.5              ; start Erase Cycle - set ER bit - executed
; immediately after setting EREN bit
SET EMI
BACK:
SZ IAR1.5                ; check for erase cycle end
JMP BACK
CLR MP1H

```

### 写入一个字节数据到 EEPROM – 轮询法

```

MOV A, 040H           ; setup memory pointer low byte MP1L
MOV MP1L, A            ; MP1 points to EEC register
MOV A, 01H             ; setup memory pointer high byte MP1H
MOV MP1H, A
CLR IAR1.4             ; clear MODE bit, select byte operation mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
MOV A, EEPROM_DATA      ; user defined data
MOV EED, A
CLR EMI
SET IAR1.3              ; set WREN bit, enable write operations
SET IAR1.2              ; start Write Cycle - set WR bit - executed
; immediately after setting WREN bit
SET EMI
BACK:
SZ IAR1.2                ; check for write cycle end
JMP BACK
CLR MP1H

```

## 写入一页数据到 EEPROM – 轮询法

```
MOV A, 040H           ; setup memory pointer low byte MP1L
MOV MP1L, A           ; MP1 points to EEC register
MOV A, 01H             ; setup memory pointer high byte MP1H
MOV MP1H, A
SET IAR1.4            ; set MODE bit, select page operation mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
; ~~~~ The data length can be up to 16 bytes (Start) ~~~~
CALL WRITE_BUF
CALL WRITE_BUF
:
:
JMP WRITE_START
; ~~~~ The data length can be up to 16 bytes (End) ~~~~
WRITE_BUF:
MOV A, EEPROM_DATA      ; user defined data
MOV EED, A
RET
:
WRITE_START:
CLR EMI
SET IAR1.3              ; set WREN bit, enable write operations
SET IAR1.2              ; start Write Cycle - set WR bit - executed
; immediately after setting WREN bit
SET EMI
BACK:
SZ IAR1.2                ; check for write cycle end
JMP BACK
CLR MP1H
```

## 振荡器

不同的振荡器选择可以让使用者在不同的应用需求中实现更大范围的功能。振荡器的灵活性使得在速度和功耗方面可以达到最优化。振荡器选择是通过配置选项和相关控制寄存器完成的。

### 振荡器概述


振荡器除了作为系统时钟源，还作为看门狗定时器和时基功能的时钟源。两个完全集成的内部振荡器不需要任何外围器件。它们提供的高速和低速系统振荡器具有较宽的频率范围。较高频率的振荡器提供更高的性能，但要求有更高的功率，反之亦然。动态切换快慢系统时钟的能力使单片机具有灵活而优化的性能 / 功耗比，此特性对功耗敏感的应用领域尤为重要。

类型	名称	频率
内部高速 RC	HIRC	2/4/8MHz
内部低速 RC	LIRC	32kHz

振荡器类型

### 系统时钟配置

此单片机有两个系统振荡器，包括一个高速振荡器和一个低速振荡器。高速振荡器有内部2/4/8MHz RC振荡器 – HIRC，低速振荡器有内部32kHz低速振荡器 – LIRC。使用高速或低速振荡器作为系统时钟的选择是通过设置 SCC 寄存器中的 CKS2~CKS0 位决定的，系统时钟可动态选择。



系统时钟配置

### 内部高速 RC 振荡器 – HIRC

内部 RC 振荡器是一个集成的系统振荡器，无需其它外部器件。内部 RC 振荡器具有三种固定的频率：2MHz, 4MHz, 8MHz，可通过 HIRCC 寄存器中的 HIRC1~HIRC0 位进行选择。为了确保能达到交流电气特性里描述的 HIRC 频率精准度，HIRC1~HIRC0 位需要与配置选项中选择的频率吻合。芯片在制造时进行调整且内部含有频率补偿电路，使得振荡频率因 V<sub>DD</sub>、温度以及芯片制成工艺不同的影响减至最低程度。

## 内部 32kHz 振荡器 – LIRC

内部 32kHz 系统振荡器是一个完全集成 RC 振荡器，它的典型频率值为 32kHz 且无需外部元件。芯片在制造时进行调整且内部含有频率补偿电路，使得振荡器因电源电压、温度及芯片制成工艺不同的影响减至最低。


## 工作模式和系统时钟

现今的应用要求单片机具有较高的性能及尽可能低的功耗，这种矛盾的要求在便携式电池供电的应用领域尤为明显。高性能所需要的高速时钟将增加功耗，反之亦然。此单片机提供高、低速两种时钟源，它们之间可以动态切换，用户可通过优化单片机操作来获得最佳性能 / 功耗比。

### 系统时钟

单片机为 CPU 和外围功能操作提供了多种不同的时钟源。用户使用寄存器编程可获取多种时钟，进而使系统时钟获取最大的应用性能。

主系统时钟可来自高频时钟源  $f_H$  或低频时钟源  $f_{SUB}$ ，通过 SCC 寄存器中的 CKS2~CKS0 位进行选择。高频时钟来自 HIRC 振荡器，低频系统时钟源来自内部时钟  $f_{SUB}$ ，若  $f_{SUB}$  被选择，低频时钟来自 LIRC 振荡器。其它系统时钟还有高速系统振荡器的分频  $f_H/2 \sim f_H/64$ 。



单片机时钟配置

注：当系统时钟源  $f_{SYS}$  由  $f_H$  切换为  $f_{SUB}$  时，可以通过设置相应的高速振荡器使能控制位，选择停止以节省耗电，或者继续振荡，为外围电路提供  $f_H \sim f_H/64$  频率的时钟源。

## 系统工作模式

单片机有 6 种不同的工作模式，每种有它自身的特性，根据应用中不同的性能和功耗要求可选择不同的工作模式。单片机正常工作有两种模式：快速模式和低速模式。剩余的 4 种工作模式：休眠模式、空闲模式 0、空闲模式 1 和空闲模式 2 用于单片机 CPU 关闭时以节省耗电。

工作模式	CPU	寄存器设置			f <sub>SYS</sub>	f <sub>H</sub>	f <sub>SUB</sub>	f <sub>LIRC</sub>
		FHIDEN	FSIDEN	CKS2~CKS0				
快速模式	On	x	x	000~110	f <sub>H</sub> ~f <sub>H</sub> /64	On	On	On
低速模式	On	x	x	111	f <sub>SUB</sub>	On/Off <sup>(1)</sup>	On	On
空闲模式 0	Off	0	1	000~110	Off	Off	On	On
				111	On			
空闲模式 1	Off	1	1	xxx	On	On	On	On
空闲模式 2	Off	1	0	000~110	On	On	Off	On
				111	Off			
休眠模式	Off	0	0	xxx	Off	Off	Off	On <sup>(2)</sup>

“x”：无关

注：1. 在低速模式中，f<sub>H</sub> 开启或关闭由相应的振荡器使能位控制。

2. 在休眠模式中，由于 WDT 功能始终使能，f<sub>LIRC</sub> 始终开启。

## 快速模式

这是主要的工作模式之一，单片机的所有功能均可在此模式中实现且系统时钟由一个高速振荡器提供。该模式下单片机正常工作的时钟源来自 HIRC 振荡器。高速振荡器频率可被分为 1~64 的不等比率，实际的比率由 SCC 寄存器中的 CKS2~CKS0 位选择的。单片机使用高速振荡器分频作为系统时钟可减少工作电流。

## 低速模式

此模式的系统时钟虽为较低速时钟源，但单片机仍能正常工作。该低速时钟源可来自 f<sub>SUB</sub>，而 f<sub>SUB</sub> 来自 LIRC 振荡器。

## 休眠模式

在 HALT 指令执行后且 FHIDEN 位和 FSIDEN 位为低时，系统进入休眠模式。在休眠模式中，CPU 停止运行，f<sub>SUB</sub> 停止为外围功能提供时钟。然而由于看门狗定时器功能始终使能，f<sub>LIRC</sub> 将继续运行。

## 空闲模式 0

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 位为低、FSIDEN 位为高时，系统进入空闲模式 0。在空闲模式 0 中，CPU 停止，但低速振荡器会开启以驱动一些外围功能。

## 空闲模式 1

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为高时，系统进入空闲模式 1。在空闲模式 1 中，CPU 停止，但高速和低速振荡器都会开启以确保一些外围功能继续工作。

## 空闲模式 2

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 位为高、FSIDEN 位为低时，系统进入空闲模式 2。在空闲模式 2 中，CPU 停止，但高速振荡器会开启以确保一些外围功能继续工作。

## 控制寄存器

寄存器 SCC 和 HIRCC 用于控制系统时钟和 HIRC 振荡器配置。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
SCC	CKS2	CKS1	CKS0	—	—	—	FHIDEN	FSIDEN
HIRCC	—	—	—	—	HIRC1	HIRC0	HIRCF	HIRCEN

系统工作模式控制寄存器列表

### • SCC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CKS2	CKS1	CKS0	—	—	—	FHIDEN	FSIDEN
R/W	R/W	R/W	R/W	—	—	—	R/W	R/W
POR	1	1	1	—	—	—	0	0

Bit 7~5 **CKS2~CKS0:** 系统时钟选择位

- 000:  $f_H$
- 001:  $f_H/2$
- 010:  $f_H/4$
- 011:  $f_H/8$
- 100:  $f_H/16$
- 101:  $f_H/32$
- 110:  $f_H/64$
- 111:  $f_{SUB}$

这三位用于选择系统时钟源。除了  $f_H$  或  $f_{SUB}$  提供的系统时钟源外，也可使用高频振荡器的分频作为系统时钟。

Bit 4~2 未定义，读为“0”

Bit 1 **FHIDEN:** CPU 关闭时高频振荡器控制位

- 0: 除能
- 1: 使能

此位用来控制在 CPU 执行 HALT 指令关闭后高速振荡器是被激活还是停止。

Bit 0 **FSIDEN:** CPU 关闭时低频振荡器控制位

- 0: 除能
- 1: 使能

此位用来控制在 CPU 执行 HALT 指令关闭后低速振荡器是被激活还是停止。

注：使用 CKS2~CKS0 位进行时钟切换设置之后，在相关时钟成功切换至目标时钟源之前需要一定的延时。因此，若接下来执行的操作需要目标时钟源立即响应，则在此之前必须规划适当的延迟时间。

时钟切换延迟时间 =  $4 \times t_{SYS} + [0 \sim (1.5 \times t_{Curr.} + 0.5 \times t_{Tar.})]$ ，其中  $t_{Curr.}$  指代当前的时钟周期， $t_{Tar.}$  指代目标时钟周期， $t_{SYS}$  指代当前系统时钟周期。

### • HIRCC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	HIRC1	HIRC0	HIRCF	HIRCEN
R/W	—	—	—	—	R/W	R/W	R	R/W
POR	—	—	—	—	0	0	0	0


Bit 7~4 未定义，读为“0”

Bit 3~2	<b>HIRC1~HIRC0:</b> HIRC 频率选择位 00: 2MHz 01: 4MHz 10: 8MHz 11: 2MHz
	当 HIRC 振荡器使能或通过应用程序改变 HIRC 频率选择位时，在 HIRCF 标志位置高后时钟频率会自动改变。
	建议这里选择的频率与配置选项中选定的频率保持一致，以确保能够达到交流电气特性中标示的 HIRC 频率精准度。
Bit 1	<b>HIRCF:</b> HIRC 振荡器稳定标志位 0: HIRC 未稳定 1: HIRC 稳定
	此位用于表明 HIRC 振荡器是否稳定。HIRCEN 位置高使能 HIRC 振荡器，HIRCF 位会先被清零，在 HIRC 稳定后会被置高。
Bit 0	<b>HIRCEN:</b> HIRC 振荡器使能控制位 0: 除能 1: 使能

## 工作模式切换

单片机可在各个工作模式间自由切换，使得用户可根据所需选择最佳的性能 / 功耗比。用此方式，对单片机工作的性能要求不高的情况下，可使用较低频时钟以减少工作电流，在便携式应用上延长电池的使用寿命。


简单来说，快速模式和低速模式间的切换仅需设置 SCC 寄存器中的 CKS2~CKS0 位即可实现，而快速模式 / 低速模式与休眠模式 / 空闲模式间的切换经由 HALT 指令实现。当 HALT 指令执行后，单片机是否进入空闲模式或休眠模式由 SCC 寄存器中的 FHIDEN 和 FSIDEN 位决定的。



### 快速模式切换到低速模式

系统运行在快速模式时使用高速系统振荡器，因此较为耗电。可通过设置 SCC 寄存器中的 CKS2~CKS0 位为“111”使系统时钟切换至运行在低速模式下。此时将使用低速系统振荡器以节省耗电。用户可在对性能要求不高的操作中使用此方法以减少耗电。


低速模式的时钟源来自 LIRC 振荡器，因此要求此振荡器在所有模式切换动作发生前稳定下来。



### 低速模式切换到快速模式

在低速模式时系统时钟来自  $f_{SUB}$ 。切换回快速模式时，需设置 CKS2~CKS0 位为“000”~“110”使系统时钟从  $f_{SUB}$  切换到  $f_H \sim f_H/64$ 。

然而，如果在低速模式下  $f_H$  因未使用而关闭，那么从低速模式切换到快速模式时，它需要一定的时间来重新起振和稳定，可通过检测 HIRCC 寄存器中的 HIRCF 位进行判断，所需的高速系统振荡器稳定时间在系统上电时间电气特性中有说明。



### 进入休眠模式

进入休眠模式的方法仅有一种，即应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为“0”。在这种模式下，除了 WDT 以外的所有时钟和功能都将关闭。在上述条件下执行该指令后，将发生的情况如下：

- 系统时钟停止运行，应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 由于 WDT 功能始终使能，WDT 将被清零并重新开始计数。

### 进入空闲模式 0

进入空闲模式 0 的方法仅有一种，即应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 位为“0”且 FSIDEN 位为“1”。在上述条件下执行该指令后，将发生的情况如下：

- $f_H$  时钟停止运行，应用程序停止在“HALT”指令处，但  $f_{SUB}$  时钟将继续运行。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 由于 WDT 功能始终使能，WDT 将被清零并重新开始计数。

### 进入空闲模式 1

进入空闲模式 1 的方法仅有一种，即应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为“1”。在上述条件下执行该指令后，将发生的情况如下：

- $f_H$  和  $f_{SUB}$  时钟开启，应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 由于 WDT 功能始终使能，WDT 将被清零并重新开始计数。

## 进入空闲模式 2

进入空闲模式 2 的方法仅有一种，即应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 位为“1”且 FSIDEN 位为“0”。在上述条件下执行该指令后，将发生的情况如下：

- $f_H$  时钟开启， $f_{SUB}$  时钟关闭，应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 由于 WDT 功能始终使能，WDT 将被清零并重新开始计数。

## 待机电流注意事项

由于单片机进入休眠或空闲模式的主要原因是将单片机的电流降低到尽可能低，可能到只有几个微安的级别（空闲模式 1 和空闲模式 2 除外），所以如果要将电路的电流降到最低，电路设计者还应有其它的考虑。应该特别注意的是单片机的输入 / 输出引脚。所有高阻抗输入脚都必须连接到固定的高或低电平，因为引脚浮空会造成内部振荡并导致耗电增加。这也应用于有不同封装的单片机，因为它们可能含有未引出的引脚，这些引脚也必须设为输出或带有上拉电阻的输入。

另外还需注意单片机设为输出的 I/O 引脚上的负载。应将它们设置在有最小拉电流的状态或将它们和其它的 CMOS 输入一样接到没有拉电流的外部电路上。

在空闲模式 1 和空闲模式 2 中高速振荡器开启。若外围功能时钟源来自高速振荡器，额外的待机电流也可能会有几百微安。

## 唤醒

单片机进入休眠模式或空闲模式后，系统时钟将停止以降低功耗。然而单片机再次唤醒，原来的系统时钟重新起振、稳定且恢复正常工作需要一定的时间。

系统进入休眠或空闲模式之后，可以通过以下几种方式唤醒：

- PA 口下降沿
- 系统中断
- WDT 溢出

单片机执行 HALT 指令，系统将进入空闲或休眠模式，PDF 将被置位；系统上电或执行清除看门狗的指令，PDF 将被清零。

若系统由看门狗定时器溢出唤醒，则会发生看门狗定时器复位，TO 将被置位。看门狗计数器溢出将会置位 TO 标志并唤醒系统，这种复位会重置程序计数器和堆栈指针，其它标志保持原有状态。

PA 口中的每个引脚都可以通过 PAWU 寄存器使能下降沿唤醒功能。PA 端口唤醒后，程序将在“HALT”指令后继续执行。

如果系统是通过中断唤醒，则有两种可能发生。第一种情况是：相关中断除能或是中断使能且堆栈已满，则程序会在“HALT”指令之后继续执行。这种情况下，唤醒系统的中断会等到相关中断使能或有堆栈层可以使用之后才执行。第二种情况是：相关中断使能且堆栈未满，则中断可以马上执行。如果在进入休眠或空闲模式之前中断标志位已经被设置为“1”，则相关中断的唤醒功能将无效。

## 看门狗定时器

看门狗定时器的功能在于防止如电磁的干扰等外部不可控制事件，所造成的程序不正常动作或跳转到未知的地址。

### 看门狗定时器时钟源

WDT 定时器时钟源由内部低速振荡器 LIRC 提供。内部振荡器 LIRC 的频率大约为 32kHz，这个特殊的内部时钟周期会随 V<sub>DD</sub>、温度和制成的不同而变化。看门狗定时器的时钟源可分频为 2<sup>8</sup>~2<sup>18</sup>以提供更大的溢出周期，分频比由 WDTC 寄存器中的 WS2~WS0 位来决定。

### 看门狗定时器控制寄存器

WDTC 寄存器用于选择溢出周期、控制 WDT 功能的使能和 MCU 复位操作。

#### • WDTC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	WE4	WE3	WE2	WE1	WE0	WS2	WS1	WS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	1	0	1	0	0	1	1

Bit 7~3    **WE4~WE0:** WDT 功能软件控制位

01010/10101: 使能

其它: MCU 复位

若因外部环境噪声或软件设置使单片机复位，复位动作发生在一段延迟时间 t<sub>SRESET</sub> 后，复位后 RSTFC 寄存器中的 WRF 标志位会被置位。

Bit 2~0    **WS2~WS0:** WDT 溢出周期选择位

000: 2<sup>8</sup>/f<sub>LIRC</sub>

001: 2<sup>10</sup>/f<sub>LIRC</sub>

010: 2<sup>12</sup>/f<sub>LIRC</sub>

011: 2<sup>14</sup>/f<sub>LIRC</sub>

100: 2<sup>15</sup>/f<sub>LIRC</sub>

101: 2<sup>16</sup>/f<sub>LIRC</sub>

110: 2<sup>17</sup>/f<sub>LIRC</sub>

111: 2<sup>18</sup>/f<sub>LIRC</sub>

这三位控制 WDT 时钟源的分频比，从而实现对 WDT 溢出周期的控制。

#### • RSTFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	LVRF	LRF	WRF
R/W	—	—	—	—	—	R/W	R/W	R/W
POR	—	—	—	—	—	x	0	0

“x” : 未知

Bit 7~3    未定义，读为“0”

Bit 2	<b>LVRF:</b> LVR 复位标志位 详见“低电压复位”章节
Bit 1	<b>LRF:</b> LVR 控制寄存器软件复位标志位 详见“低电压复位”章节
Bit 0	<b>WRF:</b> WDT 寄存器软件复位标志位 0: 未发生 1: 发生 当 WDT 控制寄存器软件复位发生时, 此位被置为“1”, 且只能通过应用程序清零。


## 看门狗定时器操作

当 WDT 溢出时, 它产生一个单片机复位的动作。这也就意味着正常工作期间, 用户需在应用程序中看门狗溢出前有策略地清看门狗定时器以防止其产生复位, 可使用清除看门狗指令实现。无论什么原因, 程序失常跳转到一个未知的地址或进入一个死循环, 这个清除指令不能被正确执行, 此种情况下, 看门狗将溢出以使单片机复位。看门狗定时器控制寄存器 WDTC 中的 WE4~WE0 位可提供 WDT 功能的使能控制以及单片机复位操作。当 WE4~WE0 设置为“10101B”或“01010B”时使能 WDT。如果设置为“01010B”和“10101B”以外的值时, 单片机将在一段延迟时间  $t_{RESET}$  后复位。上电后这些位初始化为“01010B”。

WE4~WE0 位	WDT 功能
01010B 或 10101B	使能
其它值	单片机复位

### 看门狗定时器使能控制

程序正常运行时, WDT 溢出将导致单片机复位, 并置位状态标志位 TO。若系统处于休眠或空闲模式, 当 WDT 发生溢出时, 状态寄存器中的 TO 和 PDF 位应置位, 仅 PC 和堆栈指针复位。有三种方法可以用来清除 WDT 的内容。第一种是 WDTC 软件复位, 即将 WE4~WE0 位设置成除了“01010B”和“10101B”外的任意值; 第二种是通过 WDT 软件清除指令, 而第三种是通过“HALT”指令。该单片机只使用一条软件指令清看门狗。只要执行“CLR WDT”便清除 WDT。当设置分频比为  $2^{18}$  时, 溢出周期最大。当时钟源为 32kHz LIRC 振荡器, 分频比为  $2^8$  时最大溢出周期约 8s, 分频比为  $2^8$  时最小溢出周期约 8ms。



看门狗定时器

## 复位和初始化

复位功能是任何单片机中基本的部分，使得单片机可以设定一些与外部参数无关的先置条件。最重要的复位条件是在单片机首次上电以后，经过短暂的延迟，内部硬件电路使得单片机处于预期的稳定状态并开始执行第一条程序指令。上电复位以后，在程序执行之前，部分重要的内部寄存器将会被设定为预先设定的状态。程序计数器就是其中之一，它会被清除为零，使得单片机从最低的程序存储器地址开始执行程序。


另一种复位为低电压复位即 LVR 复位，在电源供应电压低于 LVR 设定值时，系统会产生 LVR 复位。另一种复位为看门狗溢出单片机复位，不同方式的复位操作会对寄存器产生不同的影响。

### 复位功能

单片机包含下面几种由内部事件触发的复位方式。

#### 上电复位

这是最基本且不可避免的复位，发生在单片机上电后。除了保证程序存储器从开始地址执行，上电复位也使得其它寄存器被设定在预设条件。所有的输入 / 输出端口控制寄存器在上电复位时会保持高电平，以确保上电后所有引脚被设定为输入状态。




上电复位时序图

#### 低电压复位 – LVR

单片机具有低电压复位电路，用来监测它的电源电压。当电源电压低于某一预定值时，它将复位单片机。

正常运行时 LVR 始终使能，并会设定一个低电压复位阈值， $V_{LVR}$ 。如果在更换电池的情况下，单片机供应的电压可能会在  $0.9V \sim V_{LVR}$  之间，这时 LVR 将会自动复位单片机且 RSTFC 寄存器中的 LVRF 标志位置位。有效的 LVR 信号，即在  $0.9V \sim V_{LVR}$  的低电压状态的时间，必须超过 LVD&LVR 电气特性中  $t_{LVR}$  参数的值。如果低电压存在不超过  $t_{LVR}$  参数的值，则 LVR 将会忽略它且不会执行复位功能。该单片机的  $V_{LVR}$  值固定为 2.1V。若由于受到干扰 LVS7~LVS0 变为其它值时，将在  $t_{SRESET}$  时间后复位单片机。此时 RSTFC 寄存器的 LRF 位被置位。上电后寄存器的值为 01011010B。

需要注意的是，当单片机进入空闲或休眠模式，LVR 功能将自动除能。



低电压复位时序图

### • LVRC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	LVS7	LVS6	LVS5	LVS4	LVS3	LVS2	LVS1	LVS0
R/W								
POR	0	1	0	1	0	1	0	1

Bit 7~0      **LVS7~LVS0:** LVR 电压选择

01010101B/00110011B/10011001B/10101010B: 2.1V

其它值: MCU 复位 – 寄存器复位为 POR 值

若低电压情况发生且满足以上定义的四个低电压复位值，则单片机复位。当低电压状态保持时间大于  $t_{LVR}$  后，响应复位。实际的  $t_{LVR}$  值可通过 TLVRC 寄存器中的 TLVR1~TLVR0 位设置。此时复位后的寄存器内容保持不变。

除了以上定义的四个低电压复位值外，其它值也能导致单片机复位。需要经过一段延迟时间  $t_{RESET}$  才响应复位。但此时寄存器内容将复位为 POR 值。

### • TLVRC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	TLVR1	TLVR0
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	1

Bit 7~2      未定义，读为“0”

Bit 1~0      **TLVR1~TLVRC0:** 产生 LVR 复位的低电压最短保持时间  $t_{LVR}$  选择

00:  $(7\sim8) \times t_{LIRC}$

01:  $(31\sim32) \times t_{LIRC}$

10:  $(63\sim64) \times t_{LIRC}$

11:  $(127\sim128) \times t_{LIRC}$

### • RSTFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	LVRF	LRF	WRF
R/W	—	—	—	—	—	R/W	R/W	R/W
POR	—	—	—	—	—	x	0	0

“x”：未知

Bit 7~3      未定义，读为“0”

Bit 2      **LVRF:** LVR 复位标志位

0: 未发生

1: 发生

当特定的低电压复位条件发生时，此位被置为“1”，且只能通过应用程序清零。

Bit 1      **LRF:** LVR 控制寄存器软件复位标志位

0: 未发生

1: 发生

如果 LVRC 寄存器包含任何非定义的 LVR 电压值，此位被置为“1”，这类似于软件复位功能，且只能通过应用程序清零。

Bit 0      **WRF:** WDT 控制寄存器软件复位标志位


具体描述见看门狗定时器控制寄存器章节。

### 在线应用编程复位

当写值“55H”至 FC1 寄存器时，将产生一个复位信号将整个单片机复位。详见 IAP 章节。

### 正常运行时看门狗溢出复位


在正常运行即快速模式和低速模式下看门狗溢出复位后 TO 将被设为“1”。



正常运行时看门狗溢出复位时序图

### 休眠或空闲时看门狗溢出复位

休眠或空闲时看门狗溢出复位和其它种类的复位有些不同，除了程序计数器与堆栈指针将被清零及 TO 和 PDF 位被设为 1 外，绝大部分的条件保持不变。图中  $t_{SST}$  的详细说明请参考系统上电时间电气特性。



休眠或空闲时看门狗溢出复位时序图

### 复位初始状态

不同的复位形式以不同的途径影响复位标志位。这些标志位，即存放在状态寄存器中的 PDF 和 TO 位，由休眠或空闲模式功能或看门狗计数器等几种控制器操作控制。复位标志位如下所示：

TO	PDF	复位条件
0	0	上电复位
u	u	快速模式或低速模式时的 LVR 复位
1	u	快速模式或低速模式时的 WDT 溢出复位
1	1	空闲或休眠模式时的 WDT 溢出复位

“u”：不改变

在单片机上电复位之后，各功能单元初始化的情形，列于下表。

项目	复位后情况
程序计数器	清除为零
中断	所有中断被除能
看门狗定时器，时基	都清零，WDT 清除并重新计数
定时器模块	所有定时器模块停止
输入 / 输出口	I/O 口设为输入模式
堆栈指针	堆栈指针指向堆栈顶端

不同的复位形式对单片机内部寄存器的影响是不同的。为保证复位后程序能正常执行，了解寄存器在特定条件复位后的设置是非常重要的。下表即为不同方式复位后内部寄存器的状况。注意的是，此单片机支持多种封装类型，该表将反映较大封装类型的情况。

寄存器	上电复位	WDT 溢出 (正常运行)	WDT 溢出 (空闲 / 休眠)
IAR0	0000 0000	0000 0000	uuuu uuuu
MP0	0000 0000	0000 0000	uuuu uuuu
IAR1	0000 0000	0000 0000	uuuu uuuu
MP1L	0000 0000	0000 0000	uuuu uuuu
MP1H	0000 0000	0000 0000	uuuu uuuu
ACC	xxxx xxxx	uuuu uuuu	uuuu uuuu
PCL	0000 0000	0000 0000	0000 0000
TBLP	xxxx xxxx	uuuu uuuu	uuuu uuuu
TBLH	xxxx xxxx	uuuu uuuu	uuuu uuuu
TBHP	---- xxxx	---- uuuu	---- uuuu
STATUS	xx00 xxxx	uu1u uuuu	uu11 uuuu
IAR2	0000 0000	0000 0000	uuuu uuuu
MP2L	0000 0000	0000 0000	uuuu uuuu
MP2H	0000 0000	0000 0000	uuuu uuuu
RSTFC	---- -x00	---- -uuu	---- -uuu
TB0C	0--- -000	0--- -000	u--- -uuu
TB1C	0--- -000	0--- -000	u--- -uuu
SCC	111- --00	111- --00	uuu- --uu
HIRCC	---- 0000	---- 0000	---- uuuu
PA	1111 1111	1111 1111	uuuu uuuu
PAC	1111 1111	1111 1111	uuuu uuuu
PAPU	0000 0000	0000 0000	uuuu uuuu
PAWU	0000 0000	0000 0000	uuuu uuuu
PB	---1 1111	---1 1111	---u uuuu
PBC	---1 1111	---1 1111	---u uuuu
PBPU	---0 0000	---0 0000	---u uuuu
PC	---1 1111	---1 1111	---u uuuu
PCC	---1 1111	---1 1111	---u uuuu
PCPU	---0 0000	---0 0000	---u uuuu
IECC	0000 0000	0000 0000	uuuu uuuu
SLEDC0	0000 0000	0000 0000	uuuu uuuu
SLEDC1	---- 0000	---- 0000	---- uuuu
ORMC	0000 0000	0000 0000	0000 0000
LVRC	0101 0101	0101 0101	uuuu uuuu
LVDC	--00 0000	--00 0000	--uu uuuu
TLVRC	-----01	-----01	-----uu
SADC0	0000 0000	0000 0000	uuuu uuuu
SADC1	0000 0000	0000 0000	uuuu uuuu

寄存器	上电复位	WDT 溢出 (正常运行)	WDT 溢出 (空闲 / 休眠)
SADOL	XXXX ----	XXXX ----	uuuu ---- (ADRFS=0)
			uuuu uuuu (ADRFS=1)
SADOH	XXXX XXXX	XXXX XXXX	uuuu uuuu (ADRFS=0)
			---- uuuu (ADRFS=1)
PSCR	---- --00	---- --00	---- --uu
PLTSW	---- 0000	---- 0000	---- 0000
PLTDACC	---0 0000	---0 0000	---u uuuu
PLTDA0L	--00 0000	--00 0000	--uu uuuu
PLTDA1L	--00 0000	--00 0000	--uu uuuu
PLTDA2L	--00 0000	--00 0000	--uu uuuu
PLTC0C	0000 0000	0000 0000	uuuu uuuu
PLTC0VOS	-001 0000	-001 0000	-uuu uuuu
PLTC1C	0000 0000	0000 0000	uuuu uuuu
PLTC1VOS	-001 0000	-001 0000	-uuu uuuu
PLTCHYC	-000 0000	-000 0000	-uuu uuuu
PLTAC	-00- ---0	-00- ---0	-uu- ---u
PLTAVOS	0010 0000	0010 0000	uuuu uuuu
PLTDICC1	000- -000	000- -000	uuu- -uuu
PLTDICC0	0--- --00	0--- --00	u--- --uu
EEAL	0000 0000	0000 0000	uuuu uuuu
EEAH	-----0	-----0	-----uu
EED	0000 0000	0000 0000	uuuu uuuu
WDTC	0101 0011	0101 0011	uuuu uuuu
STKPTR	0--- -000	0--- -000	u--- -000
INTEG	---- 0000	---- 0000	---- uuuu
INTC0	-000 0000	-000 0000	-uuu uuuu
INTC1	0000 0000	0000 0000	uuuu uuuu
INTC2	0000 0000	0000 0000	uuuu uuuu
INTC3	--00 --00	--00 --00	--uu --uu
MFI0	--00 --00	--00 --00	--uu --uu
MFI1	--00 --00	--00 --00	--uu --uu
MFI2	--00 --00	--00 --00	--uu --uu
MFI3	0000 0000	0000 0000	uuuu uuuu
MFI4	0000 0000	0000 0000	uuuu uuuu
PTM0C0	0000 0---	0000 0---	uuuu u---
PTM0C1	0000 0000	0000 0000	uuuu uuuu
PTM0C2	---- -000	---- -000	---- -uuu

寄存器	上电复位	WDT 溢出 (正常运行)	WDT 溢出 (空闲 / 休眠)
PTM0DL	0000 0000	0000 0000	uuuu uuuu
PTM0DH	-----00	-----00	-----uu
PTM0AL	0000 0000	0000 0000	uuuu uuuu
PTM0AH	-----00	-----00	-----uu
PTM0BL	0000 0000	0000 0000	uuuu uuuu
PTM0BH	-----00	-----00	-----uu
PTM0RPL	0000 0000	0000 0000	uuuu uuuu
PTM0RPH	-----00	-----00	-----uu
PTM1C0	0000 0---	0000 0---	uuuu u---
PTM1C1	0000 0000	0000 0000	uuuu uuuu
PTM1DL	0000 0000	0000 0000	uuuu uuuu
PTM1DH	-----00	-----00	-----uu
PTM1AL	0000 0000	0000 0000	uuuu uuuu
PTM1AH	-----00	-----00	-----uu
PTM1RPL	0000 0000	0000 0000	uuuu uuuu
PTM1RPH	-----00	-----00	-----uu
PAS0	0000 0000	0000 0000	uuuu uuuu
PAS1	0000 0000	0000 0000	uuuu uuuu
PBS0	0000 0000	0000 0000	uuuu uuuu
PCS0	0000 0000	0000 0000	uuuu uuuu
IFS	---- 0000	---- 0000	---- uuuu
FC0	0000 0000	0000 0000	uuuu uuuu
FC1	0000 0000	0000 0000	uuuu uuuu
FC2	-----00	-----00	-----uu
FARL	0000 0000	0000 0000	uuuu uuuu
FARH	---- 0000	---- 0000	---- uuuu
FD0L	0000 0000	0000 0000	uuuu uuuu
FD0H	0000 0000	0000 0000	uuuu uuuu
FD1L	0000 0000	0000 0000	uuuu uuuu
FD1H	0000 0000	0000 0000	uuuu uuuu
FD2L	0000 0000	0000 0000	uuuu uuuu
FD2H	0000 0000	0000 0000	uuuu uuuu
FD3L	0000 0000	0000 0000	uuuu uuuu
FD3H	0000 0000	0000 0000	uuuu uuuu
CRCCR	---- --0	---- --0	---- ---u
CRCIN	0000 0000	0000 0000	uuuu uuuu
CRCDL	0000 0000	0000 0000	uuuu uuuu
CRCDH	0000 0000	0000 0000	uuuu uuuu
PCRL	0000 0000	0000 0000	uuuu uuuu
PCRH	---- 0000	---- 0000	---- uuuu

寄存器	上电复位	WDT 溢出 (正常运行)	WDT 溢出 (空闲 / 休眠)
CTM0C0	0000 0000	0000 0000	uuuu uuuu
CTM0C1	0000 0000	0000 0000	uuuu uuuu
CTM0DL	0000 0000	0000 0000	uuuu uuuu
CTM0DH	- - - 00	- - - 00	- - - - uu
CTM0AL	0000 0000	0000 0000	uuuu uuuu
CTM0AH	- - - 00	- - - 00	- - - - uu
CTM1C0	0000 0000	0000 0000	uuuu uuuu
CTM1C1	0000 0000	0000 0000	uuuu uuuu
CTM1DL	0000 0000	0000 0000	uuuu uuuu
CTM1DH	- - - 00	- - - 00	- - - - uu
CTM1AL	0000 0000	0000 0000	uuuu uuuu
CTM1AH	- - - 00	- - - 00	- - - - uu
CTM2C0	0000 0000	0000 0000	uuuu uuuu
CTM2C1	0000 0000	0000 0000	uuuu uuuu
CTM2DL	0000 0000	0000 0000	uuuu uuuu
CTM2DH	- - - 00	- - - 00	- - - - uu
CTM2AL	0000 0000	0000 0000	uuuu uuuu
CTM2AH	- - - 00	- - - 00	- - - - uu
CTM3C0	0000 0000	0000 0000	uuuu uuuu
CTM3C1	0000 0000	0000 0000	uuuu uuuu
CTM3DL	0000 0000	0000 0000	uuuu uuuu
CTM3DH	- - - 00	- - - 00	- - - - uu
CTM3AL	0000 0000	0000 0000	uuuu uuuu
CTM3AH	- - - 00	- - - 00	- - - - uu
USR	0000 1011	0000 1011	uuuu uuuu
UCR1	0000 00x0	0000 00x0	uuuu uuuu
UCR2	0000 0000	0000 0000	uuuu uuuu
UCR3	- - - - 0	- - - - 0	- - - - - u
BRDH	0000 0000	0000 0000	uuuu uuuu
BRDL	0000 0000	0000 0000	uuuu uuuu
UFCR	--00 0000	--00 0000	--uu uuuu
TXR_RXR	xxxx xxxx	xxxx xxxx	uuuu uuuu
RxCNT	- - - 000	- - - 000	- - - - uu
EEC	0000 0000	0000 0000	uuuu uuuu

注：“u”表示不改变

“x”表示未知

“-”表示未定义

## 输入 / 输出端口

Holtek 单片机的输入 / 输出口控制具有很大的灵活性。大部分引脚可在用户程序控制下被设定为输入或输出。所有引脚的上拉电阻设置以及指定引脚的唤醒设置也都由软件控制，这些特性也使得此类单片机在广泛应用上都能符合开发的需求。

此单片机提供 PA~PC 双向输入 / 输出口。这些寄存器在数据存储器有特定的地址。所有 I/O 口用于输入输出操作。作为输入操作，输入引脚无锁存功能，也就是说输入数据必须在执行“MOV A, [m]”，T2 的上升沿准备好，m 为端口地址。对于输出操作，所有数据都是被锁存的，且保持不变直到输出锁存被重写。

寄存器名称	位							
	7	6	5	4	3	2	1	0
PA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
PAC	PAC7	PAC6	PAC5	PAC4	PAC3	PAC2	PAC1	PAC0
PAPU	PAPU7	PAPU6	PAPU5	PAPU4	PAPU3	PAPU2	PAPU1	PAPU0
PAWU	PAWU7	PAWU6	PAWU5	PAWU4	PAWU3	PAWU2	PAWU1	PAWU0
PB	—	—	—	D4	PB3	PB2	PB1	PB0
PBC	—	—	—	D4	PBC3	PBC2	PBC1	PBC0
PBPU	—	—	—	D4	PBPU3	PBPU2	PBPU1	PBPU0
PC	—	—	—	D4	PC3	PC2	PC1	PC0
PCC	—	—	—	D4	PCC3	PCC2	PCC1	PCC0
PCPU	—	—	—	D4	PCPU3	PCPU2	PCPU1	PCPU0

“—”：未定义，读为“0”

输入 / 输出逻辑功能寄存器列表

## 上拉电阻

许多产品应用在端口处于输入状态时需要外加一个上拉电阻来实现上拉的功能。为了免去外部上拉电阻，当引脚规划为输入时，可由内部连接到一个上拉电阻。这些上拉电阻可通过相应的上拉控制寄存器 PAPU~PCPU 来设置，它用一个弱 PMOS 晶体管来实现上拉电阻功能。

需要注意的是当 I/O 引脚设为数字输入或 NMOS 输出时，上拉功能才会受 PxPU 控制开启，其它状态下上拉功能不可用。

### • PxPU 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PxPU7	PxPU6	PxPU5	PxPU4	PxPU3	PxPU2	PxPU1	PxPU0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

**PxPUn:** I/O Port x 引脚上拉功能控制位

0: 除能

1: 使能

PxPUn 位用于控制引脚上拉功能。此处的“x”可为 A、B 或 C。每个端口实际的有效位是不同的，具体信息可参考 I/O 逻辑功能寄存器列表。

## PA 口唤醒

当使用暂停指令“HALT”迫使单片机进入休眠或空闲模式，单片机的系统时钟将会停止以降低功耗，此功能对于电池及低功耗应用很重要。唤醒单片机有很多种方法，其中之一就是使 PA 口的其中一个引脚从高电平转为低电平。这个功能特别适合于通过外部开关来唤醒的应用。PA 口的每个引脚可以通过设置 PAWU 寄存器来单独选择是否具有唤醒功能。

需要注意的是只有当引脚被设置为通用 I/O 功能输入类型且单片机处于空闲或休眠模式时，唤醒功能才会受 PAWU 控制开启，其它状态下此唤醒功能不可用。

### • PAWU 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PAWU7	PAWU6	PAWU5	PAWU4	PAWU3	PAWU2	PAWU1	PAWU0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **PAWU7~PAWU0:** PA7~PA0 唤醒功能控制位

- 0: 除能
- 1: 使能

## 输入 / 输出端口控制寄存器

每一个输入 / 输出口都具有各自的控制寄存器，即 PAC~PCC，用来控制输入 / 输出状态。从而每个 I/O 引脚都可以通过软件控制，动态的设置为 CMOS 输出或输入。所有的 I/O 端口的引脚都各自对应于 I/O 端口控制的某一位。若 I/O 引脚要实现输入功能，则对应的控制寄存器的位需要设置为“1”。这时程序指令可以直接读取输入脚的逻辑状态。若控制寄存器相应的位被设定为“0”，则此引脚被设置为 CMOS 输出。当引脚设置为输出状态时，程序指令读取的是输出端口寄存器的内容。注意，如果对输出口做读取动作时，程序读取到的是内部输出数据锁存器中的状态，而不是输出引脚上实际的逻辑状态。

### • PxC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PxC7	PxC6	PxC5	PxC4	PxC3	PxC2	PxC1	PxC0
R/W								
POR	1	1	1	1	1	1	1	1

**Px<sub>n</sub>:** I/O Port x 引脚输入 / 输出类型选择位

- 0: 输出
- 1: 输入

Px<sub>n</sub> 用于选择引脚输入 / 输出类型。此处的“x”可为 A、B 或 C。每个端口实际的有效位是不同的，具体信息可参考 I/O 逻辑功能寄存器列表。

注意，由于 PB1~PB3 内部连至高压模块，上电后对应的 Px<sub>C</sub> 位需合理设置，以实现正确的内部连接。另外，PB 和 PC 端口控制寄存器中标记 D4 的位，上电后需清零从而将对应引脚设为输出，这样可避免任何未引出的引脚输入浮空造成单片机不必要的功耗。

## 输入 / 输出端口源电流选择

该单片机的每个引脚都支持不同的源电流驱动能力，通过相应的源电流选择位控制。仅当对应的引脚被设为 CMOS 输出时，其源电流选择位才有效。否则，这些选择位无效。用户可参考输入 / 输出口电气特性章节为不同应用选择所需的源电流。

寄存器名称	位							
	7	6	5	4	3	2	1	0
SLEDC0	SLEDC07	SLEDC06	SLEDC05	SLEDC04	SLEDC03	SLEDC02	SLEDC01	SLEDC00
SLEDC1	—	—	—	—	SLEDC13	SLEDC12	SLEDC11	SLEDC10

源电流选择寄存器列表

### • SLEDC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SLEDC07	SLEDC06	SLEDC05	SLEDC04	SLEDC03	SLEDC02	SLEDC01	SLEDC00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6      **SLEDC07~SLEDC06:** 此字段值上电后需保持不变

Bit 5~4      **SLEDC05~SLEDC04:** PB3~PB0 源电流选择位

- 00: 源电流 = Level 0 ( 最小 )
- 01: 源电流 = Level 1
- 10: 源电流 = Level 2
- 11: 源电流 = Level 3 ( 最大 )

Bit 3~2      **SLEDC03~SLEDC02:** PA7~PA4 源电流选择位

- 00: 源电流 = Level 0 ( 最小 )
- 01: 源电流 = Level 1
- 10: 源电流 = Level 2
- 11: 源电流 = Level 3 ( 最大 )

Bit 1~0      **SLEDC01~SLEDC00:** PA3~PA0 源电流选择位

- 00: 源电流 = Level 0 ( 最小 )
- 01: 源电流 = Level 1
- 10: 源电流 = Level 2
- 11: 源电流 = Level 3 ( 最大 )

### • SLEDC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	SLEDC13	SLEDC12	SLEDC11	SLEDC10
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

Bit 7~4      未定义, 读为 “0”

Bit 3~2      **SLEDC13~SLEDC12:** 此字段值上电后需保持不变

Bit 1~0      **SLEDC11~SLEDC10:** PC3~PC0 源电流选择位

- 00: 源电流 = Level 0 ( 最小 )
- 01: 源电流 = Level 1
- 10: 源电流 = Level 2
- 11: 源电流 = Level 3 ( 最大 )

## 引脚共用功能

引脚的多功能可以增加单片机应用的灵活性。有限的引脚个数将会限制设计者，而引脚的多功能将会解决很多此类问题。此外，这些引脚功能可以通过一系列寄存器进行设定。

### 引脚共用功能选择寄存器

封装中有限的引脚个数会对某些单片机功能造成影响。然而，引脚功能共用和引脚功能选择，使得小封装单片机具有更多不同的功能。该单片机包含端口引脚输出功能选择寄存器 PxSn，和输入功能输入引脚选择寄存器 IFS，这些寄存器可以用来对引脚上的功能进行配置。

要注意的最重要一点是，确保所需的引脚共用功能被正确地选择和取消。对于大部分共用功能，要选择所需的引脚共用功能，首先应通过相应的引脚共用控制寄存器正确地选择该功能，然后再配置相应的外围功能设置以使能外围功能。但是，在设置相关引脚控制位时，一些数字输入引脚如 INTn、xTCKn、xTPnI 等，与对应的通用 I/O 口共用同一个引脚共用设置选项。要选择这个引脚功能，除了上述的必要的引脚共用控制和外围功能设置外，还必须将其对应的端口控制寄存器位设置为输入。要正确地取消引脚共用功能，首先应除能外围功能，然后再修改相应的引脚共用控制寄存器以选择其它的共用功能。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
PAS0	PAS07	PAS06	PAS05	PAS04	PAS03	PAS02	PAS01	PAS00
PAS1	PAS17	PAS16	PAS15	PAS14	PAS13	PAS12	PAS11	PAS10
PBS0	PBS07	PBS06	PBS05	PBS04	PBS03	PBS02	PBS01	PBS00
PCS0	PCS07	PCS06	PCS05	PCS04	PCS03	PCS02	PCS01	PCS00
IFS	—	—	—	—	IFS3	IFS2	IFS1	IFS0

引脚共用功能选择寄存器列表

#### • PAS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PAS07	PAS06	PAS05	PAS04	PAS03	PAS02	PAS01	PAS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6      **PAS07~PAS06:** PA3 引脚共用功能选择

- 00: PA3
- 01: TX
- 10: PTP0B
- 11: AN3

Bit 5~4      **PAS05~PAS04:** PA2 引脚共用功能选择

- 00: PA2
- 01: RX/TX
- 10: PTP1
- 11: PA2

Bit 3~2      **PAS03~PAS02:** PA1 引脚共用功能选择

- 00: PA1/INT1
- 01: AN2
- 10: PA1/INT1
- 11: PA1/INT1

Bit 1~0      **PAS01~PAS00:** PA0 引脚共用功能选择  
 00: PA0  
 01: CTP1  
 10: PA0  
 11: PA0

#### ● PAS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PAS17	PAS16	PAS15	PAS14	PAS13	PAS12	PAS11	PAS10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6      **PAS17~PAS16:** PA7 引脚共用功能选择

00: PA7/PTPOI  
 01: AN1  
 10: PA7/PTPOI  
 11: PA7/PTPOI

Bit 5~4      **PAS15~PAS14:** PA6 引脚共用功能选择

00: PA6  
 01: PTP0  
 10: RX/TX  
 11: VREF

Bit 3~2      **PAS13~PAS12:** PA5 引脚共用功能选择

00: PA5/CTCK0  
 01: PTP1B  
 10: CTP1B  
 11: CTP2

Bit 1~0      **PAS11~PAS10:** PA4 引脚共用功能选择

00: PA4/PTCK0  
 01: CTP0B  
 10: AN0  
 11: PA4/PTCK0

#### ● PBS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PBS07	PBS06	PBS05	PBS04	PBS03	PBS02	PBS01	PBS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6      **PBS07~PBS06:** 保留

注意当电源线收发器被使用时，这两个位必须设为“01”，否则需固定为“00”。

Bit 5~4      **PBS05~PBS04:** 保留

注意当电源线收发器被使用时，这两个位必须设为“01”，否则需固定为“00”。

Bit 3~2      **PBS03~PBS02:** 保留

注意当电源线收发器被使用时，这两个位必须设为“01”，否则需固定为“00”。

Bit 1~0      **PBS01~PBS00:** PB0 引脚共用功能选择

00: PB0/INT0  
 01: CTP0  
 10: PB0/INT0  
 11: PB0/INT0

● PCS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PCS07	PCS06	PCS05	PCS04	PCS03	PCS02	PCS01	PCS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6      **PCS07~PCS06:** PC3 引脚共用功能选择

- 00: PC3/PTCK1
- 01: PTP0B
- 10: CTP3
- 11: PC3/PTCK1

Bit 5~4      **PCS05~PCS04:** PC2 引脚共用功能选择

- 00: PC2
- 01: PTP0
- 10: PC2
- 11: PC2

Bit 3~2      **PCS03~PCS02:** PC1 引脚共用功能选择

- 00: PC1/CTCK1
- 01: CTP1
- 10: TX
- 11: CTP3B

Bit 1~0      **PCS01~PCS00:** PC0 引脚共用功能选择

- 00: PC0/CTCK2
- 01: PTP1
- 10: CTP2B
- 11: LVDIN

● IFS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	IFS3	IFS2	IFS1	IFS0
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

Bit 7~4      未定义, 读为“0”

Bit 3~2      **IFS3~IFS2:** PTP0I 输入源引脚选择

- 00: CXCAP
- 01: PA7
- 10: CXCAP
- 11: CXCAP


注: CXCAP 信号来自电源线收发器的比较器输出信号。

Bit 1~0      **IFS1~IFS0:** RX/TX 输入源引脚选择

- 00: PA2
- 01: PA6
- 10: 保留
- 11: PA2

## 输入 / 输出引脚结构

下图为输入 / 输出引脚逻辑功能的内部结构图。输入 / 输出引脚的准确逻辑结构图可能与此图不同，这里只是为了方便对 I/O 引脚逻辑功能的理解提供一个参考。由于存在诸多的引脚共用结构，在此不方便提供所有类型引脚功能结构图。



逻辑功能输入 / 输出结构

## 读端口功能

读端口功能用于读取从数据锁存器或 I/O 引脚上输出的数据，该功能专为 I/O 功能和 A/D 通道上的 IEC60730 自诊断测试而设计。寄存器 IECC 用于控制读端口功能。若此功能除能，引脚将作为所选中的共用功能引脚。若向寄存器 IECC 写入一个特定的数据模式“11001010”，内部信号 IECM 将被置高以使能读端口功能。读端口功能使能后执行读端口指令“mov acc, Px”，相应引脚上的值将被传至累加器 ACC，其中“x”代表相应的 I/O 端口名称。

### • IECC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	IECS7	IECS6	IECS5	IECS4	IECS3	IECS2	IECS1	IECS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0    **IECS7~IECS0:** 读端口功能使能控制 bit 7 ~ bit 0

11001010: IECM=1 – 读端口功能使能


其它值: IECM=0 – 读端口功能除能

读端口功能	除能	使能
端口控制寄存器位 – Px.C.n	1	0
I/O 功能	引脚值	
数字输入功能		
数字输出功能 ( SIM 和 UART 除外 )	0	数据锁存值
SIM: SCK/SCL, SDI/SDA	引脚值	
UART: RX/TX, TX		引脚值
模拟功能	0	

注：上方表格所呈现的值为执行了“mov a, Px”指令后 ACC 寄存器中的内容，其中“x”表示相关的端口名称。

读端口模式的另一个功能是检查 A/D 通道。当读端口功能除能，若相应的选择位没有选中 A/D 输入引脚功能，则从外部引脚到内部模拟输入的 A/D 通道将会被关闭。对于带 A/D 转换通道的单片机，如 A/D AN0~AN7，通过适当配置 A/D 控制寄存器中的外部模拟输入通道选择位并选中相应的模拟输入引脚功能，所需的 A/D 转换通道将被开启。而读端口模式的功能则是强制开启 A/D 通道。例如，无论 AN0 是否选择作为模拟输入引脚使用，只要读端口功能使能，AN0 模拟输入通道都将开启。通过这种方式，AN0 模拟输入路径可与其共用引脚上的数字输出内部连接，然后在无外接模拟输入电压的情况下对相应的数字数据进行转换，从而实现 AN0 模拟输入通道检测。

注意，当使用读端口功能检查 A/D 路径时，A/D 转换器的参考电压应该等于 I/O 电源电压。



## 编程注意事项

在编程中，最先要考虑的是端口的初始化。复位之后，所有的输入 / 输出数据及端口控制寄存器都将被设为逻辑高。所有输入 / 输出引脚默认为输入状态，而其电平则取决于其它相连接电路以及是否选择了上拉电阻。如果端口控制寄存器将某些引脚设置为输出状态，这些输出引脚会有初始高电平输出，除非端口数据寄存器在程序中被预先设定。设置哪些引脚是输入及哪些引脚是输出，可通过设置正确的值到适当的端口控制寄存器，或使用指令“SET [m].i”及“CLR [m].i”来设定端口控制寄存器中个别的位。注意，当使用这些位控制指令时，系统即将产生一个读 - 修改 - 写的操作。单片机需要先读入整个端口上的数据，修改个别的位，然后重新把这些数据写入到输出端口。

PA 口的每个引脚都带唤醒功能。单片机处于休眠或空闲模式时，有很多方法可以唤醒单片机，其中之一就是通过 PA 任一引脚电平从高到低转换的方式，可以设置 PA 口一个或多个引脚具有唤醒功能。

## 定时器模块 – TM

控制和测量时间在任何单片机中都是一个很重要的部分。该单片机提供几个定时器模块（简称 TM），来实现和时间有关的功能。定时器模块是包括多种操作的定时单元，提供的操作有：定时 / 事件计数器，捕捉输入，比较匹配输出，单脉冲输出以及 PWM 输出等功能。每个定时器模块有两个独立中断。每个 TM 外加的输入输出引脚，扩大了定时器的灵活性，便于用户使用。

这里只介绍各种 TM 的共性，更多详细资料请参考简易型和周期型定时器章节。

### 简介

该单片机包含 6 个 TM。每个 TM 可被划分为一个特定的类型，即简易型 TM 和周期型 TM。虽然性质相似，但不同 TM 特性复杂度不同。本章介绍简易型和周期型 TM 的共性，更多详细资料分别见后面各章。两种类型 TM 的特性和区别见下表。

功能	CTM	PTM
定时 / 计数器	√	√
捕捉输入	—	√
比较匹配输出	√	√
PWM 输出	√	√
单脉冲输出	—	√
PWM 对齐方式	边沿对齐	边沿对齐
PWM 调节周期 & 占空比	占空比或周期	占空比或周期

TM 功能概要

### TM 操作

两种不同类型的 TM 提供从简单的定时操作到 PWM 信号产生等多种功能。理解 TM 操作的关键是比较 TM 内独立运行的计数器的值与内部比较器的预置值。当计数器的值与比较器的预置值相同时，则比较匹配，TM 中断信号产生，清零计数器并改变 TM 输出引脚的状态。用户选择内部时钟或外部时钟来驱动内部 TM 计数器。

### TM 时钟源

驱动 TM 计数器的时钟源很多。通过设置  $xTmN$  控制寄存器的  $xTnCK2 \sim xTnCK0$  位，选择所需的时钟源，其中  $x$  代表 C 或 P 类型， $n$  代表同一类型 TM 中每个 TM 的编号。该时钟源来自系统时钟  $f_{SYS}$  或内部高速时钟  $f_H$  的分频比或  $f_{SUB}$  时钟源或外部  $xTCKn$  引脚。 $xTCKn$  引脚时钟源用于允许外部信号作为 TM 时钟源或用于事件计数。

### TM 中断

简易型和周期型 TM 都有两个内部中断，分别是内部比较器 A 或比较器 P，当比较匹配发生时产生 TM 中断。当 TM 中断产生时，计数器清零并改变 TM 输出引脚的状态。

## TM 外部引脚

无论哪种类型的 TM，都有两个 TM 输入引脚  $xTCKn$  和  $xTPnI$ 。 $xTMn$  输入引脚  $xTCKn$  作为  $xTMn$  时钟源输入脚，通过设置  $xTMnC0$  寄存器中的  $xTnCK2 \sim xTnCK0$  位进行选择。外部时钟源可通过该引脚来驱动内部 TM。 $xTCKn$  引脚可选择上升沿有效或下降沿有效。 $PTCKn$  引脚还可用作  $PTMn$  单脉冲模式的外部触发引脚。


另一种 PTM 输入引脚  $PTPnI$  作为捕捉输入脚，其有效边沿有上升沿、下降沿和双沿，通过设置  $PTMnC1$  寄存器中的  $PTnIO1 \sim PTnIO0$  位来选择有效边沿类型。除了  $PTPnI$  引脚外， $PTCKn$  引脚也可用作  $PTMn$  捕捉输入模式的外部触发引脚。

每个 TM 都有两个输出引脚  $xTPn$  和  $xTPnB$ 。 $xTPnB$  信号为  $xTPn$  输出的反相信号。当 TM 工作在比较匹配输出模式且比较匹配发生时，这些引脚会由 TM 控制切换到高电平或低电平或翻转。当 TM 工作在 PWM 输出模式时，外部  $xTPn$  和  $xTPnB$  输出引脚也用于输出 TM 产生的 PWM 输出波形。

因 TM 输入和输出引脚与其它功能共用，TM 输入和输出功能需要事先通过相关引脚共用功能选择位进行设置。更多引脚共用功能选择详见引脚共用功能章节。


CTMn		PTMn	
输入	输出	输入	输出
CTCK0	CTP0, CTP0B	PTCK0, PTP0I	PTP0, PTP0B
CTCK1	CTP1, CTP1B	PTCK1	PTP1, PTP1B
CTCK2	CTP2, CTP2B		
	CTP3, CTP3B		

TM 外部引脚



注：CTCK3 引脚未引出至外部封装。

CTMn 功能引脚方框图 (n=0~3)




注：PTP1I 引脚未引出至外部封装。

PTMn 功能引脚方框图 (n=0~1)

## 编程注意事项

TM 计数寄存器和捕捉 / 比较寄存器 CCRA、CCRB 和 CCRP 寄存器，都含有低字节和高字节结构。高字节可直接访问，低字节则仅能通过一个内部 8-bit 的缓存器进行访问。读写这些成对的寄存器需通过特殊的方式。值得注意的是 8-bit 缓存器的存取数据及相关低字节的读写操作仅在其相应的高字节读取操作执行时发生。

CCRA、CCRB 和 CCRP 寄存器访问方式如下图所示，读写这些成对的寄存器需通过上述的特殊方式。建议使用“MOV”指令按照以下步骤访问 CCRA、CCRB 和 CCRP 低字节寄存器，即 xTMnAL、PTMnBL 和 PTMnRPL，否则可能导致无法预期的结果。




读写流程如下步骤所示：

- 写数据至 CCRA、CCRB 或 CCRP
  - ◆ 步骤 1. 写数据至低字节寄存器 xTMAL、PTMBL 或 PTMRPL
    - 注意，此时数据仅写入 8-bit 缓存器。
  - ◆ 步骤 2. 写数据至高字节寄存器 xTMAH、PTMBH 或 PTMRPH
    - 注意，此时数据直接写入高字节寄存器，同时锁存在 8-bit 缓存器中的数据写入低字节寄存器。
- 由计数器寄存器、CCRA、CCRB 或 CCRP 中读取数据
  - ◆ 步骤 1. 由高字节寄存器 xTMDH、xTMAH、PTMBH 或 PTMRPH 读取数据
    - 注意，此时高字节寄存器中的数据直接读取，同时由低字节寄存器读取的数据锁存至 8-bit 缓存器中。
  - ◆ 步骤 2. 由低字节寄存器 xTMDL、xTMAL、PTMBL 或 PTMRPL 读取数据
    - 注意，此时读取 8-bit 缓存器中的数据。

## 简易型 TM – CTM

简易型 TM 包括三种工作模式，即比较匹配输出、定时 / 事件计数器和 PWM 输出模式。简易型 TM 由一个外部输入脚控制并驱动两个外部输出脚。



- 注：
1. CTMn 外部引脚与其它功能共用引脚，因此，在使用这些引脚功能之前，相关引脚共用功能寄存器必须合理设置。
  2. CTPnB 为 CTPn 的反相信号。
  3. CTM3 不存在 CTCKn 外部引脚。

10-bit 简易型 TM 方框图 (n=0~3)

## 简易型 TM 操作

简易型 TM 核心是一个由用户选择的内部或外部时钟源驱动的 10 位向上计数器，它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRP 和 CCRA 寄存器中的值进行比较。CCRP 是 3 位的，与计数器的高 3 位比较；而 CCRA 是 10 位的，与计数器的所有位比较。

通过应用程序改变 10 位计数器值的唯一方法是使 CTnON 位发生上升沿跳变清零计数器。此外，计数器溢出或比较匹配也会自动清零计数器。上述条件发生时，通常情况会产生 CTMn 中断信号。简易型 TM 可工作在不同的模式，可由包括来自输入脚的不同时钟源驱动，也可以控制两个输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

## 简易型 TM 寄存器介绍

简易型 TM 的所有操作由一系列寄存器控制。一对只读寄存器用来存放 10 位计数器的值，一对读 / 写寄存器存放 10 位 CCRA 的值，剩下两个控制寄存器设置不同的操作和控制模式以及 CCRP 的 3 个位。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
CTMnC0	CTnPAU	CTnCK2	CTnCK1	CTnCK0	CTnON	CTnRP2	CTnRP1	CTnRP0
CTMnC1	CTnM1	CTnM0	CTnIO1	CTnIO0	CTnOC	CTnPOL	CTnDPX	CTnCCLR
CTMnDL	D7	D6	D5	D4	D3	D2	D1	D0
CTMnDH	—	—	—	—	—	—	D9	D8
CTMnAL	D7	D6	D5	D4	D3	D2	D1	D0
CTMnAH	—	—	—	—	—	—	D9	D8

10-bit 简易型 TM 寄存器列表 (n=0~3)

### • CTMnC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CTnPAU	CTnCK2	CTnCK1	CTnCK0	CTnON	CTnRP2	CTnRP1	CTnRP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7      **CTnPAU:** CTMn 计数器暂停控制位  
               0: 运行  
               1: 暂停  
         通过设置此位为高可使计数器暂停，清零此位恢复正常计数器操作。当处于暂停条件时，CTMn 保持上电状态并继续耗电。当此位由低到高转换时，计数器将保持其当前计数值，直到此位再次改变为低电平，从此值开始继续计数。
- Bit 6~4     **CTnCK2~CTnCK0:** CTMn 计数时钟选择位  
               000:  $f_{SYS}/4$   
               001:  $f_{SYS}$   
               010:  $f_H/16$   
               011:  $f_H/64$   
               100:  $f_{SUB}$   
               101:  $f_{SUB}$   
               110: CTCKn 上升沿时钟 (对 CTM3 无此选项)  
               111: CTCKn 下降沿时钟 (对 CTM3 无此选项)  
         此三位用于选择 CTMn 的时钟源。外部引脚时钟源能被选择在上升沿或下降沿有效。 $f_{SYS}$  是系统时钟， $f_H$  和  $f_{SUB}$  是其它的内部时钟源，细节方面请参考工作模式和系统时钟章节。
- Bit 3        **CTnON:** CTMn 计数器 On/Off 控制位  
               0: Off  
               1: On  
         此位控制 CTMn 的总开关功能。设置此位为高则使能计数器使其运行，清零此位则除能 CTMn。清零此位将停止计数器并关闭 CTMn 减少耗电。当此位经由低到高转换时，内部计数器将复位清零；当此位经由高到低转换时，内部计数器将保持其当前计数值，直到此位再次改变为高电平。  
         若 CTMn 处于比较匹配输出模式或 PWM 输出模式，当 CTnON 位经由低到高转换时，CTMn 输出脚将复位至 CTnOC 位指定的初始值。
- Bit 2~0     **CTnRP2~CTnRP0:** CTMn CCRP 3-bit 寄存器，与 CTMn 计数器 Bit 9 ~ Bit 7 进行比较  
         比较器 P 匹配周期 =  
               000: 1024 个 CTM 时钟周期  
               001: 128 个 CTM 时钟周期  
               010: 256 个 CTM 时钟周期  
               011: 384 个 CTM 时钟周期  
               100: 512 个 CTM 时钟周期  
               101: 640 个 CTM 时钟周期  
               110: 768 个 CTM 时钟周期  
               111: 896 个 CSTM 时钟周期  
         此三位设定内部 CCRP 3-bit 寄存器的值，然后与内部计数器的高三位进行比较。如果 CTnCCLR 位设定为 0 时，此比较结果可用于清零内部计数器。CTnCCLR 位设为低，内部计数器在比较器 P 比较匹配发生时被重置；由于 CCRP 只与计数器高三位比较，比较结果是 128 时钟周期的倍数。CCRP 被清零时，实际上会使得计数器在最大值溢出。

### • CTMnC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CTnM1	CTnM0	CTnIO1	CTnIO0	CTnOC	CTnPOL	CTnDPX	CTnCCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6      **CTnM1~CTnM0:** CTMn 工作模式选择位

- 00: 比较匹配输出模式
- 01: 未定义
- 10: PWM 输出模式
- 11: 定时 / 计数器模式

这两位设置 CTMn 需要的工作模式。为了确保操作可靠，CTMn 应在 CTnM1 和 CTnM0 位有任何改变前先关掉。在定时 / 计数器模式，CTMn 输出引脚状态未定义。

Bit 5~4      **CTnIO1~CTnIO0:** CTMn 外部引脚功能选择位

比较匹配输出模式

- 00: 无变化
- 01: 输出低
- 10: 输出高
- 11: 输出翻转

PWM 输出模式

- 00: PWM 输出无效状态
- 01: PWM 输出有效状态
- 10: PWM 输出
- 11: 未定义

定时 / 计数器模式

未使用

这两位用于决定在达到某些条件时 CTMn 外部引脚如何改变状态。这两位选择的功能取决于 CTMn 运行在哪种模式下。

在比较匹配输出模式下，CTnIO1 和 CTnIO0 位决定当比较器 A 比较匹配输出发生时 CTMn 输出脚如何改变状态。当比较器 A 比较匹配输出发生时 CTMn 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时，这个输出将不会改变。CTMn 输出脚的初始值通过 CTMnC1 寄存器的 CTnOC 位设置。注意，由 CTnIO1 和 CTnIO0 位设置的输出电平必须与 CTnOC 位设置的初始值不同，否则当比较匹配发生时，CTMn 输出脚将不会发生变化。在 CTMn 输出脚改变状态后，通过 CTnON 位由低到高电平的转换可复位至初始值。

在 PWM 输出模式，CTnIO1 和 CTnIO0 用于决定比较匹配条件发生时如何改变 CTMn 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。只可在 CTMn 关闭时改变 CTnIO1 和 CTnIO0 位的值。若在 CTMn 运行时改变 CTnIO1 和 CTnIO0 的值，PWM 输出的值是无法预料的。

Bit 3      **CTnOC:** CTMn CTPn 输出控制位

比较匹配输出模式

- 0: 初始低
- 1: 初始高

PWM 输出模式

- 0: 低有效
- 1: 高有效

此位为 CTMn 输出脚输出控制位。它取决于 CTMn 此时正运行于比较匹配输出模式还是 PWM 输出模式。若 CTMn 处于定时 / 计数器模式，此位不起作用。在比较匹配输出模式时，它决定比较匹配发生前 CTMn 输出脚的逻辑电平值。在 PWM 输出模式时，它决定 PWM 信号是高有效还是低有效。

Bit 2	<b>CTnPOL:</b> CTMn CTPn 输出极性控制位 0: 同相 1: 反相 此位控制 CTPn 输出脚的极性。此位为高时 CTMn 输出脚反相，为低时 CTMn 输出脚同相。若 CTMn 处于定时 / 计数器模式时此位不起作用。
Bit 1	<b>CTnDPX:</b> CTMn PWM 周期 / 占空比控制位 0: CCRP – 周期; CCRA – 占空比 1: CCRP – 占空比; CCRA – 周期 此位决定 CCRA 与 CCRP 寄存器哪个被用于 PWM 波形的周期和占空比控制。
Bit 0	<b>CTnCCLR:</b> CTMn 计数器清零条件选择位 0: CTMn 比较器 P 匹配 1: CTMn 比较器 A 匹配 此位用于选择清除计数器的方法。简易型 TM 包括两个比较器 – 比较器 A 和比较器 P。这两个比较器每个都可以用作清除内部计数器。CTnCCLR 位设为高，计数器在比较器 A 比较匹配发生时被清除；此位设为低，计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。CTnCCLR 位在 PWM 输出模式时未使用。

#### • CTMnDL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** CTMn 计数器低字节寄存器 bit 7 ~ bit 0  
CTMn 10-bit 计数器 bit 7 ~ bit 0

#### • CTMnDH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R	R
POR	—	—	—	—	—	—	0	0

Bit 7~2      未定义，读为“0”  
Bit 1~0      **D9~D8:** CTMn 计数器高字节寄存器 bit 1 ~ bit 0  
CTMn 10-bit 计数器 bit 9 ~ bit 8

#### • CTMnAL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** CTMn CCRA 低字节寄存器 bit 7 ~ bit 0  
CTMn 10-bit CCRA bit 7 ~ bit 0

### • CTMnAH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义，读为“0”

Bit 1~0 **D9~D8:** CTMn CCRA 高字节寄存器 bit 1 ~ bit 0

CTMn 10-bit CCRA bit 9 ~ bit 8

## 简易型 TM 工作模式


简易型 TM 有三种工作模式，即比较匹配输出模式，PWM 输出模式或定时 / 计数器模式。通过设置 CTMnC1 寄存器的 CTnM1 和 CTnM0 位选择任意工作模式。

### 比较匹配输出模式

为使 CTMn 工作在此模式，CTMnC1 寄存器中的 CTnM1 和 CTnM0 位需要设置为“00”。当工作在该模式，一旦计数器使能并开始计数，有三种方法来清零，分别是：计数器溢出、比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 CTnCCLR 位为低，有两种方法清除计数器。一种是比较器 P 比较匹配发生，另一种是 CCRP 所有位设置为零并使得计数器溢出。此时，比较器 A 和比较器 P 的请求标志位 CTMnAF 和 CTMnPf 将分别置起。


如果 CTMnC1 寄存器的 CTnCCLR 位设置为高，当比较器 A 比较匹配发生时计数器被清零。此时，即使 CCRP 寄存器的值小于 CCRA 寄存器的值，仅 CTMnAF 中断请求标志产生。所以当 CTnCCLR 为高时，不产生 CTMnPf 中断请求标志。如果 CCRA 被清零，当计数达到最大值 3FFH 时，计数器溢出，而此时不产生 CTMnAF 请求标志。

正如该模式名所言，当比较匹配发生后，CTMn 输出脚状态改变。当比较器 A 比较匹配发生后 CTMnAF 标志产生时，CTMn 输出脚状态改变。比较器 P 比较匹配发生时产生的 CTMnPf 标志不影响 CTMn 输出脚。CTMn 输出脚状态改变方式由 CTMnC1 寄存器中 CTnIO1 和 CTnIO0 位决定。当比较器 A 比较匹配发生时，CTnIO1 和 CTnIO0 位决定 TM 输出脚输出高，低或翻转当前状态。在 CTnON 位由低到高电平的变化后，CTMn 输出脚初始状态为 CTnOC 位所指定的电平。注意，若 CTnIO1 和 CTnIO0 位同时为 0 时，引脚输出不变。



#### 比较匹配输出模式 – CTnCCLR=0 (n=0~3)

- 注：1. CTnCCLR=0，比较器 P 匹配将清零计数器  
 2. CTMn 输出脚仅由 CTMnAF 标志位控制  
 3. 在 CTnON 上升沿 CTMn 输出脚复位至初始值



### 比较匹配输出模式 – $CTnCCLR=1$ ( $n=0\sim 3$ )

- 注：
1.  $CTnCCLR=1$ , 比较器 A 匹配将清零计数器
  2.  $CTMn$  输出脚仅由  $CTMnAF$  标志位控制
  3. 在  $CTnON$  上升沿  $CTMn$  输出脚复位至初始值
  4. 当  $CTnCCLR=1$  时,  $CTMnPF$  标志位不会产生

## 定时 / 计数器模式

为使 CTMn 工作在此模式，CTMnC1 寄存器中的 CTnM1 和 CTnM0 位需要设置为“11”。定时 / 计数器模式与比较输出模式操作方式相同，并产生同样的中断请求标志。不同的是，在定时 / 计数器模式下 CTMn 输出脚未使用。因此，比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的CTMn 输出脚可用作普通 I/O 引脚或其它功能。

## PWM 输出模式

为使 CTMn 工作在此模式，CTMnC1 寄存器中的 CTnM1 和 CTnM0 位需要设置为“10”。CTMn 的 PWM 功能在马达控制，加热控制，照明控制等方面十分有用。给 CTMn 输出脚提供一个频率固定但占空比可调的信号，将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调，其波形的选择就极其灵活。在 PWM 输出模式中，CTnCCLR 位不影响 PWM 操作。CCRA 和 CCRP 寄存器决定 PWM 波形，一个用来清除内部计数器并控制 PWM 波形的频率，另一个用来控制占空比。哪个寄存器控制频率或占空比取决于 CTMnC1 寄存器的 CTnDPX 位。所以 PWM 波形频率和占空比由 CCRA 和 CCRP 寄存器共同决定。

当比较器 A 或比较器 P 比较匹配发生时，将产生 CCRA 或 CCRP 中断标志。CTMnC1 寄存器中的 CTnOC 位决定 PWM 波形的极性，CTnIO1 和 CTnIO0 位使能 PWM 输出或将 CTMn 输出脚置为逻辑高或逻辑低。CTnPOL 位对 PWM 输出波形的极性取反。

### • 10-bit CTMn, PWM 输出模式，边沿对齐模式，CTnDPX=0

CCRP	1~7	0
Period	CCRP×128	1024
Duty	CCRA	

若  $f_{SYS}=8MHz$ , CTMn 时钟源选择  $f_{SYS}/4$ , CCRP=2, CCRA=128,


CTMn PWM 输出频率 =  $(f_{SYS}/4)/(2 \times 128) = f_{SYS}/1024 = 8kHz$ , duty=128/(2×128)=25%。

若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为 100%。

### • 10-bit CTMn, PWM 输出模式，边沿对齐模式，CTnDPX=1


CCRP	1~7	0
Period	CCRA	
Duty	CCRP×128	1024

PWM 的输出周期由 CCRA 寄存器的值与 CTMn 的时钟共同决定，PWM 的占空比由 CCRP 寄存器的值决定。



### PWM 输出模式 – CTnDPX=0 (n=0~3)


- 注:
1. CTnDPX=0, CCRP 清零计数器
  2. 计数器清零并设置 PWM 周期
  3. 当 CTnIO[1:0]=00 或 01, PWM 功能不变
  4. CTnCCLR 位不影响 PWM 操作



- 注：
1. CTnDPX=1, CCRA 清零计数器
  2. 计数器清零并设置 PWM 周期
  3. 当 CTnIO[1:0]=00 或 01, PWM 功能不变
  4. CTnCCLR 位不影响 PWM 操作


## 周期型 TM – PTM

周期型 TM 包括 5 种工作模式，即比较匹配输出、定时 / 事件计数器、捕捉输入、单脉冲输出和 PWM 输出模式。周期型 TM 由两个外部输入脚控制并驱动两个外部输出脚。



- 注：1. CXCAP 为电源线收发器的比较器输出信号。  
 2. PTMn PTPnI 信号可通过 IFS[3:2] 位选择来自外部 PTPnI 引脚还是来自电源线收发器的内部 CXCAP 信号。  
 3. PTMn 外部引脚与其它功能共用，所以在使用 PTMn 功能前引脚共用功能寄存器必须正确设置。

**周期型 TM 方框图 (n=0)**



注：PTMn 外部引脚与其它功能共用，所以在使用 PTMn 功能前引脚共用功能寄存器必须正确设置。

**周期型 TM 方框图 (n=1)**

## 周期型 TM 操作

周期型 TM 核心是一个由用户选择的内部或外部时钟源驱动的 10-bit 位向上计数器，它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRA 和 CCRP 寄存器中的值进行比较。CCRP 和 CCRA 是 10-bit 的宽度，与计数器的所有位比较。

通过应用程序改变 10-bit 计数器值的唯一方法是使 PTnON 位发生上升沿跳变清除计数器。此外，计数器溢出或比较匹配或在捕捉输入模式下通过设置 PTnTCLR[1:0] 位选择有效触发沿也会自动清除计数器。上述条件发生时，通常情况会产生 PTMn 中断信号。周期型 TM 可工作在不同的模式，可由包括来自两个输入脚的不同时钟源驱动，也可以控制两个输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

## 周期型 TM 寄存器介绍

周期型 TM 的所有操作由一系列寄存器控制。一对只读寄存器用来存放 10-bit 计数器的值，三对读 / 写寄存器存放 10-bit CCRA 值、CCRP 值和 CCRB 值。剩下三个控制寄存器用来设置不同的操作和控制模式。

寄存器名称	位							
	7	6	5	4	3	2	1	0
PTMnC0	PTnPAU	PTnCK2	PTnCK1	PTnCK0	PTnON	—	—	—
PTMnC1	PTnM1	PTnM0	PTnIO1	PTnIO0	PTnOC	PTnPOL	PTnCAPTS	PTnCCLR
PTMnC2*	—	—	—	—	—	PTnTCLR1	PTnTCLR0	PTnVLF
PTMnDL	D7	D6	D5	D4	D3	D2	D1	D0
PTMnDH	—	—	—	—	—	—	D9	D8
PTMnAL	D7	D6	D5	D4	D3	D2	D1	D0
PTMnAH	—	—	—	—	—	—	D9	D8
PTMnBL*	D7	D6	D5	D4	D3	D2	D1	D0
PTMnBH*	—	—	—	—	—	—	D9	D8
PTMnRPL	D7	D6	D5	D4	D3	D2	D1	D0
PTMnRPH	—	—	—	—	—	—	D9	D8

注：带“\*”标注的寄存器为 PTM0 (n=0) 所专用。

### 10-bit 周期型 TM 寄存器列表 (n=0~1)

#### • PTMnC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PTnPAU	PTnCK2	PTnCK1	PTnCK0	PTnON	—	—	—
R/W	R/W	R/W	R/W	R/W	R/W	—	—	—
POR	0	0	0	0	0	—	—	—

Bit 7      **PTnPAU:** PTMn 计数器暂停控制位

0: 运行

1: 暂停

通过设置此位为高可使计数器暂停，清零此位恢复正常计数器操作。当处于暂停条件时，PTMn 保持上电状态并继续耗电。当此位由低到高转变时，计数器将保留其当前计数值，直到此位再次改变为低电平，并从此值开始继续计数。

Bit 6~4	<b>PTnCK2~PTnCK0:</b> PTMn 计数器时钟选择位 000: f <sub>SYS</sub> /4 001: f <sub>SYS</sub> 010: f <sub>H</sub> /16 011: f <sub>H</sub> /64 100: f <sub>SUB</sub> 101: f <sub>SUB</sub> 110: PTCKn 上升沿 111: PTCKn 下降沿
	此三位用于选择 PTMn 的时钟源。外部引脚时钟源能被选择在上升沿或下降沿有效。f <sub>SYS</sub> 是系统时钟, f <sub>H</sub> 和 f <sub>SUB</sub> 是其它的内部时钟源, 细节方面请参考工作模式和系统时钟章节。
Bit 3	<b>PTnON:</b> PTMn 计数器 On/Off 控制位 0: Off 1: On
	此位控制 PTMn 整体 On/Off 功能。设置此位为高则使能计数器使其运行, 清零此位则除能 PTMn。清零此位将停止计数器并关闭 PTMn 减少耗电。当此位经由低到高转变时, 内部计数器将复位清零; 当此位经由高到低转换时, 内部计数器将保持其当前计数值, 直到此位再次改变为高电平。 若 PTMn 处于比较匹配输出模式、PWM 输出模式或单脉冲输出模式时, 当 PTnON 位经由低到高转换时, PTMn 输出脚将复位至 PTnOC 位指定的初始值。

Bit 2~0 未定义, 读为“0”

### ● PTMnC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PTnM1	PTnM0	PTnIO1	PTnIO0	PTnOC	PTnPOL	PTnCAPTS	PTnCCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6	<b>PTnM1~PTnM0:</b> PTMn 工作模式选择位 00: 比较匹配输出模式 01: 捕捉输入模式 10: PWM 输出模式或单脉冲输出模式 11: 定时 / 计数器模式
	这两位设置 PTMn 需要的工作模式。为了确保操作可靠, PTMn 应在 PTnM1 和 PTnM0 位有任何改变前先关掉。在定时 / 计数器模式, PTMn 输出引脚状态未知。
Bit 5~4	<b>PTnIO1~PTnIO0:</b> PTMn 外部引脚功能选择位 比较匹配输出模式 00: 无变化 01: 输出低 10: 输出高 11: 输出翻转 PWM 输出模式 / 单脉冲输出模式 00: PWM 输出无效状态 01: PWM 输出有效状态 10: PWM 输出 11: 单脉冲输出 捕捉输入模式 (n=0) PTnTCLR[1:0]=00B: 00: 在 PTPnI、CXCAP 或 PTCKn 上升沿输入捕捉, 计数器值将锁存至 CCRA 01: 在 PTPnI、CXCAP 或 PTCKn 下降沿输入捕捉, 计数器值将锁存至 CCRA 10: 在 PTPnI、CXCAP 或 PTCKn 双沿输入捕捉, 计数器值将锁存至 CCRA 11: 输入捕捉除能

PTnTCLR[1:0]=01B、10B 或 11B:  
00: 在 PTnPnI、CXCAP 或 PTCKn 上升沿输入捕捉, 计数器值将锁存至 CCRB  
01: 在 PTnPnI、CXCAP 或 PTCKn 下降沿输入捕捉, 计数器值将锁存至 CCRA  
10: 在 PTnPnI、CXCAP 或 PTCKn 双沿输入捕捉, 下降沿计数器值将锁存至  
CCRA, 上升沿计数器值将锁存至 CCRB  
11: 输入捕捉除能

捕捉输入模式 (n=1)  
00: 在 PTCKn 上升沿输入捕捉  
01: 在 PTCKn 下降沿输入捕捉  
10: 在 PTCKn 双沿输入捕捉  
11: 输入捕捉除能

定时 / 计数器模式

未使用

此两位用于决定在一定条件达到时 PTMn 外部引脚功能如何改变状态。这两位值的选择取决于 PTMn 运行在哪种模式下。

在比较匹配输出模式下, PTnIO1 和 PTnIO0 位决定当从比较器 A 比较匹配输出发生时 PTMn 输出脚如何改变状态。当从比较器 A 比较匹配输出发生时 PTMn 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时, 这个输出将不会改变。PTMn 输出脚的初始值通过 PTMnC1 寄存器的 PTnOC 位设置取得。注意, 由 PTnIO1 和 PTnIO0 位得到的输出电平必须与通过 PTnOC 位设置的初始值不同, 否则当比较匹配发生时, PTMn 输出脚将不会发生变化。在 PTMn 输出脚改变状态后, 通过 PTnON 位由低到高电平的转换复位至初始值。

在 PWM 输出模式, PTnIO1 和 PTnIO0 用于决定比较匹配条件发生时怎样改变 PTMn 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。仅在 PTMn 关闭时改变 PTnIO1 和 PTnIO0 位的值是很有必要的。若在 PTMn 运行时改变 PTnIO1 和 PTnIO0 的值, PWM 输出的值是无法预料的。

Bit 3

**PTnOC:** PTMn PTPn 输出控制位

比较匹配输出模式

0: 初始低  
1: 初始高

PWM 输出模式 / 单脉冲输出模式

0: 低有效  
1: 高有效

这是 PTMn 输出脚输出控制位。它取决于 PTMn 此时正运行于比较匹配输出模式还是 PWM 输出模式 / 单脉冲输出模式。若 PTMn 处于定时 / 计数器模式, 则其不受影响。在比较匹配输出模式时, 其决定比较匹配发生前 PTMn 输出脚的逻辑电平值。在 PWM 输出模式时, 其决定 PWM 信号是高有效还是低有效。在单脉冲输出模式时, 其决定 PTnON 位由低变高时 PTMn 输出脚的逻辑电平。

Bit 2

**PTnPOL:** PTMn PTPn 输出极性控制位

0: 同相  
1: 反相

此位控制 PTPn 输出脚的极性。此位为高时 PTMn 输出脚反相, 为低时 PTMn 输出脚同相。若 PTMn 处于定时 / 计数器模式时其不受影响。

Bit 1

**PTnCAPTS:** PTMn 捕捉触发源控制位

n=0

0: 来自外部 PTnPnI 引脚或内部 CXCAP 信号, 通过 IFS[3:2] 位选择  
1: 来自 PTCKn 引脚

n=1

0: 保留  
1: 来自 PTCKn 引脚

注意, 当使用 PTM1 (n=1) 捕捉输入模式时, 此位须设为 “1”。

Bit 0	<b>PTnCCLR:</b> PTMn 计数器清零条件选择位 0: PTMn 比较器 P 匹配 1: PTMn 比较器 A 匹配
此位用于选择清除计数器的方法。周期型 TM 包括两个比较器 – 比较器 A 和比较器 P, 两者都可以用作清除内部计数器。PTnCCLR 位设为高, 计数器在比较器 A 比较匹配发生时被清除; 此位设为低, 计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。PTnCCLR 位在 PWM 输出模式、单脉冲输出模式或输入捕捉模式时未使用。	

#### • PTMnC2 寄存器 ( 仅 n=0 )

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	PTnTCLR1	PTnTCLR0	PTnVLF
R/W	—	—	—	—	—	R/W	R/W	R
POR	—	—	—	—	—	0	0	0

Bit 7~3 未定义, 读为“0”

Bit 2~1 **PTnTCLR1~PTnTCLR0:** 捕捉输入模式时 PTMn 计数器清零条件选择位

- 00: 比较器 P 比较匹配
- 01: 比较器 P 比较匹配或 PTCKn/PTPnI/CXCAP 上升沿
- 10: 比较器 P 比较匹配或 PTCKn/PTPnI/CXCAP 下降沿
- 11: 比较器 P 比较匹配或 PTCKn/PTPnI/CXCAP 双沿

注意, PTnTCLR1~PTnTCLR0 位仅在 PTMn 处于捕捉输入模式时可用。

Bit 0 **PTnVLF:** PTMn 计数器值锁存边沿标志位

- 0: 下降沿触发计数器值锁存
- 1: 上升沿触发计数器值锁存

当 PTnTCLR1~PTnTCLR0 位为 00B 时, 忽略该标志位状态。

#### • PTMnDL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0:** PTMn 计数器低字节寄存器 bit 7 ~ bit 0

PTMn 10-bit 计数器 bit 7 ~ bit 0

#### • PTMnDH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R	R
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义, 读为“0”

Bit 1~0 **D9~D8:** PTMn 计数器高字节寄存器 bit 1 ~ bit 0

PTMn 10-bit 计数器 bit 9 ~ bit 8

● PTMnAL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** PTMn CCRA 低字节寄存器 bit 7 ~ bit 0  
 PTMn 10-bit CCRA bit 7 ~ bit 0

● PTMnAH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2      未定义，读为“0”  
 Bit 1~0      **D9~D8:** PTMn CCRA 高字节寄存器 bit 1 ~ bit 0  
 PTMn 10-bit CCRA bit 9 ~ bit 8

● PTMnBL 寄存器 (n=0)

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** PTMn CCRB 低字节寄存器 bit 7 ~ bit 0  
 PTMn 10-bit CCRB bit 7 ~ bit 0

● PTMnBH 寄存器 (n=0)

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2      未定义，读为“0”  
 Bit 1~0      **D9~D8:** PTMn CCRB 高字节寄存器 bit 1 ~ bit 0  
 PTMn 10-bit CCRB bit 9 ~ bit 8

● PTMnRPL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** PTMn CCRP 低字节寄存器 bit 7 ~ bit 0  
 PTMn 10-bit CCRP bit 7 ~ bit 0

### ● PTMnRPH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义，读为“0”

Bit 1~0 **D9~D8:** PTMn CCRP 高字节寄存器 bit 1 ~ bit 0

PTMn 10-bit CCRP bit 9 ~ bit 8

## 周期型 TM 工作模式

周期型 TM 有五种工作模式，即比较匹配输出模式、PWM 输出模式、单脉冲输出模式、捕捉输入模式或定时 / 计数器模式。通过设置 PTMnC1 寄存器的 PTnM1 和 PTnM0 位选择任意模式。


### 比较匹配输出模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“00”。当工作在该模式，一旦计数器使能并开始计数，有三种方法来清零，分别是：计数器溢出，比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 PTnCCLR 位为低，有两种方法清除计数器。一种是比较器 P 比较匹配发生，另一种是 CCRP 所有位设置为零并使得计数器溢出。此时，比较器 A 和比较器 P 的请求标志位 PTMnAF 和 PTMnPf 将分别置起。

如果 PTMnC1 寄存器的 PTnCCLR 位设置为高，当比较器 A 比较匹配发生时计数器被清零。此时，即使 CCRP 寄存器的值小于 CCRA 寄存器的值，仅 PTMnAF 中断请求标志产生。所以当 PTnCCLR 为高时，不会产生 PTMnPf 中断请求标志。在比较匹配输出模式中，CCRA 寄存器值不能设为“0”。


如果 CCRA 位都清除为零，当计数器的值达到 10 位最大值 3FFH 时将溢出，但此时不会产生 PTMnAF 中断请求标志。

正如该模式名所言，当比较匹配发生后，PTMn 输出脚状态改变。当比较器 A 比较匹配发生后 PTMnAF 中断请求标志产生时，PTMn 输出脚状态改变。比较器 P 比较匹配发生时产生的 PTMnPf 标志不影响 PTMn 输出脚。PTMn 输出脚状态改变方式由 PTMnC1 寄存器中 PTnIO1 和 PTnIO0 位决定。当比较器 A 比较匹配发生时，PTnIO1 和 PTnIO0 位决定 PTMn 输出脚输出高，低或翻转当前状态。在 PTnON 位由低到高电平的变化后，PTMn 输出脚初始状态为 PTnOC 位所指定的电平。注意，若 PTnIO1 和 PTnIO0 位同时为 0 时，引脚输出不变。



#### 比较器匹配输出模式 – PTnCCLR=0 (n=0~1)

- 注：1. PTnCCLR=0，比较器 P 匹配将清除计数器
- 2. PTMn 输出脚仅由 PTMnAF 标志位控制
- 3. 在 PTnON 上升沿 PTMn 输出脚复位至初始值



### 比较器匹配输出模式 – PTnCCLR=1 (n=0~1)

- 注：1. PTnCCLR=1，比较器 A 匹配将清除计数器
- 2. PTMn 输出脚仅由 PTMnAF 标志位控制
- 3. 在 PTnON 上升沿 PTMn 输出脚复位至初始值
- 4. 当 PTnCCLR=1，不产生 PTMnPf 标志位

## 定时 / 计数器模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“11”。定时 / 计数器模式与比较输出模式操作方式相同，并产生同样的中断请求标志。不同的是，在定时 / 计数器模式下 PTMn 输出脚未使用。因此，比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 PTMn 输出脚用作普通 I/O 脚或其它功能。

## PWM 输出模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“10”。PTMn 的 PWM 功能在马达控制，加热控制，照明控制等方面十分有用。给 PTMn 输出脚提供一个频率固定但占空比可调的信号，将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调，其波形的选择就较为灵活。在 PWM 输出模式中，PTnCCLR 位对 PWM 周期无影响。CCRP 和 CCRA 寄存器都用于控制 PWM 方波。CCRP 寄存器通过清除内部计数从而控制 PWM 周期，CCRA 寄存器设置 PWM 的占空比。PWM 波形的周期和占空比由 CCRP 和 CCRA 寄存器的值控制。


当比较器 A 或比较器 P 比较匹配发生时，CCRA 和 CCRP 中断标志位分别产生。PTMnC1 寄存器的 PTnOC 位选择 PWM 波形的极性，PTnIO1 和 PTnIO0 位使能 PWM 输出或强制 PTMn 输出脚为高电平或低电平。PTnPOL 位用于 PWM 输出波形的极性反相控制。

### • 10-bit PTMn, PWM 输出模式，边沿对齐模式

CCRP	1~1023	0
Period	1~1023	1024
Duty	CCRA	

若  $f_{SYS}=8MHz$ , PTMn 时钟源选择  $f_{SYS}/4$ , CCRP=512 且 CCRA=128,  
PTMn PWM 输出频率 =  $(f_{SYS}/4)/512=f_{SYS}/2048=4kHz$ , duty=128/512=25%。

若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为 100%。




- 注：
1. CCRP 清除计数器
  2. 计数器清零并设置 PWM 周期
  3. 当 PTnIO[1:0]=00 或 01, PWM 功能不变
  4. PTnCCLR 位对 PWM 功能无影响

### 单脉冲输出模式


为使 PTMn 工作在此模式, PTMnC1 寄存器中的 PTnM1 和 PTnM0 位需要设置为“10”, 并且相应的 PTnIO1 和 PTnIO0 需要设置为“11”。正如模式名所言, 单脉冲输出模式, 在 PTMn 输出脚将产生一个脉冲输出。

通过应用程序控制 PTnON 位由低到高的转变来触发脉冲前沿输出。而处于单脉冲输出模式时, PTnON 位可在 PTCKn 脚发生有效边沿跳转时自动由低转变为高, 进而开始单脉冲输出。当 PTnON 位转变为高电平时, 计数器将开始运行, 并产生脉冲前沿。通过应用程序使 PTnON 位清零或比较器 A 比较匹配发生时, 产生脉冲后沿。

而比较器 A 比较匹配发生时, 会自动清除 PTnON 位并产生单脉冲输出边沿跳转。CCRA 的值通过这种方式控制脉冲宽度。比较器 A 比较匹配发生时, 也会产生 PTMn 中断。PTnON 位在计数器重启时会发生由低到高的转变, 此时计数器才复位至零。在单脉冲输出模式中, CCRP 寄存器和 PTnCCLR 位未使用。



单脉冲产生示意图 (n=0~1)



### 单脉输出冲模式 (n=0~1)

- 注:
1. 通过 CCRA 匹配停止计数器
  2. CCRP 未使用
  3. 通过 PTCKn 脚或设置 PTnON 位为高来触发脉冲
  4. PTCKn 脚有效沿会自动置位 PTnON
  5. 在单脉冲输出模式, PTnIO[1:0] 需设置为 “11” 且不可改变


### 捕捉输入模式 (n=0~PTM0)

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“01”。此模式使能外部或内部信号捕捉并保存内部计数器当前值，因此被用于诸如脉冲宽度测量的应用中。通过设置 PTMnC1 寄存器的 PTnCAPTS 位和 IFS 寄存器的 IFS[3:2] 位，选择捕捉输入信号来自 PTCKn 或 PTPnI 引脚、或来自内部 CXCAP 信号。可通过设置 PTMnC1 寄存器的 PTnIO1 和 PTnIO0 位选择有效边沿类型，即上升沿，下降沿或双沿有效。通过应用程序将 PTnON 位由低变为高时，计数器启动。

PTnIO1 和 PTnIO0 位决定触发产生中断且锁存计数器值的有效边沿。PTnTCLR1 和 PTnTCLR0 位决定计数器复位至零的条件。当前计数器值是锁存至 CCRA 还是 CCRB 取决于 PTnIO1~PTnIO0 位和 PTnTCLR1~PTnTCLR0 位的设置。PTnIO1~PTnIO0 位和 PTnTCLR1~PTnTCLR0 位的设置是相互独立且不相互影响的。


当 PTPnI、PTCKn 引脚或 CXCAP 信号出现有效边沿转换时，计数器当前值被锁存到 CCRA 或 CCRB 寄存器，并产生 PTMn 中断。无论 PTPnI、PTCKn 引脚或 CXCAP 信号发生哪种边沿转换，计数器将继续工作直到 PTnON 位发生下降沿跳变。当 CCRP 比较匹配发生时计数器复位至零；通过这种方式 CCRP 的值可控制计数器的最大值。当比较器 P CCRP 比较匹配发生时，也会产生 PTMn 中断。记录 CCRP 溢出中断信号的值可以测量长脉宽。通过设置 PTnIO1 和 PTnIO0 位选择 PTPnI、PTCKn 引脚或 CXCAP 信号为上升沿，下降沿或双沿有效。如果 PTnIO1 和 PTnIO0 位都设置为高，无论 PTPnI、PTCKn 引脚或 CXCAP 信号发生哪种边沿转换都不会产生捕捉操作，但计数器仍会继续运行。

有几点注意事项须留意。如果 PTCKn 用作捕捉输入源，则不能将其选作 PTMn 的时钟源。如果捕捉脉宽小于 2 个定时器时钟周期，则可能被硬件忽略。当计数器的值被有效捕捉边沿锁存到 CCRA 或 CCRB 寄存器后，再过 0.5 个定时器时钟周期，PTMnAF 标志位将被置高且 PTnVLF 标志状态将改变。从接收到有效捕捉边沿，到开始将计数器值锁存到 CCRA 或 CCRB 寄存器的动作，这之间的延迟时间小于 1.5 个定时器时钟周期。PTnCCLR、PTnOC 和 PTnPOL 位在此模式中未使用。




#### 捕捉输入模式 – PTnTCLR[1:0]=00 (n=0)

- 注：
1. PTnM[1:0]=01, PTnTCLR[1:0]=00 并通过 PTnIO[1:0] 位设置有效边沿
  2. PTMn 捕捉输入 ( PTCKn、PTPnI 引脚或 CXCAP 信号 ) 的有效边沿将计数器的值转移到 CCRA 中
  3. 比较器 P 比较匹配，计数器清零
  4. PTnCCLR 位未使用
  5. 无输出功能 – PTnOC 和 PTnPOL 位未使用
  6. 计数器值由 CCRP 决定，在 CCRP 为 “0” 时，计数器计数值可达最大
  7. 当 PTnTCLR[1:0]=00 时忽略 PTnVLF 位的状态
  8. 捕捉输入模式需在有 PTMn 计数时钟的情况下才可使用




#### 捕捉输入模式 – PTnTCLR[1:0]=01 (n=0)

- 注：
1. PTnM[1:0]=01, PTnTCLR[1:0]=01 并通过 PTnIO[1:0] 位设置有效边沿
  2. PTMn 捕捉输入 ( PTCKn、PTPnI 引脚或 CXCAP 信号 ) 的有效边沿将计数器的值转移到 CCRA 或 CCRB 中
  3. 比较器 P 比较匹配或 PTMn 捕捉输入上升沿时，计数器清零
  4. PTnCCLR 位未使用
  5. 无输出功能 – PTnOC 和 PTnPOL 位未使用
  6. 计数器值由 CCRP 决定，在 CCRP 为 “0” 时，计数器计数值可达最大
  7. 捕捉输入模式需在有 PTMn 计数时钟的情况下才可使用



#### 捕捉输入模式 – PTnTCLR[1:0]=10 (n=0)

- 注：1. PTnM[1:0]=01, PTnTCLR[1:0]=10 并通过 PTnIO[1:0] 位设置有效边沿
- 2. PTMn 捕捉输入 ( PTCKn、PTPnI 引脚或 CXCAP 信号 ) 的有效边沿将计数器的值转移到 CCRA 或 CCRB 中
- 3. 比较器 P 比较匹配或 PTMn 捕捉输入下降沿时，计数器清零
- 4. PTnCCLR 位未使用
- 5. 无输出功能 – PTnOC 和 PTnPOL 位未使用
- 6. 计数器值由 CCRP 决定，在 CCRP 为 “0” 时，计数器计数值可达最大
- 7. 捕捉输入模式需在有 PTMn 计数时钟的情况下才可使用



#### 捕捉输入模式 – PTnTCLR[1:0]=11 (n=0)


- 注：
1. PTnM[1:0]=01, PTnTCLR[1:0]=11 并通过 PTnIO[1:0] 位设置有效边沿
  2. PTMn 捕捉输入 ( PTCKn、PTPnI 引脚或 CXCAP 信号 ) 的有效边沿将计数器的值转移到 CCRA 或 CCRB 中
  3. 比较器 P 比较匹配或 PTMn 捕捉输入上升沿或下降沿时，计数器清零
  4. PTnCCLR 位未使用
  5. 无输出功能 – PTnOC 和 PTnPOL 位未使用
  6. 计数器值由 CCRP 决定，在 CCRP 为 “0” 时，计数器计数值可达最大
  7. 捕捉输入模式需在有 PTMn 计数时钟的情况下才可使用

### 捕捉输入模式 (n=1-PTM1)

为使 PTM<sub>n</sub> 工作在此模式，PTM<sub>nC1</sub> 寄存器的 PTnM1 和 PTnM0 位需要设置为“01”。此模式使能外部信号捕捉并保存内部计数器当前值，因此被用于诸如脉冲宽度测量的应用中。外部信号可由 PTCK<sub>n</sub> 引脚输入，通过设置 PTM<sub>nC1</sub> 寄存器的 PTnCAPTS 位选择。通过设置 PTM<sub>nC1</sub> 寄存器的 PTnIO1 和 PTnIO0 位选择输入信号的有效边沿类型，即上升沿，下降沿或双沿有效。通过应用程序将 PTnON 位由低变为高时，计数器启动。

当 PTCK<sub>n</sub> 引脚出现有效边沿转换时，计数器当前值被锁存到 CCRA 或 CCRB 寄存器，并产生 PTM<sub>n</sub> 中断。无论 PTCK<sub>n</sub> 引脚发生哪种边沿转换，计数器将继续工作直到 PTnON 位发生下降沿跳变。当 CCRP 比较匹配发生时计数器复位至零；通过这种方式 CCRP 的值可控制计数器的最大值。当比较器 P 的 CCRP 比较匹配发生时，也会产生 PTM<sub>n</sub> 中断。记录 CCRP 溢出中断信号的值可以测量长脉宽。通过设置 PTnIO1 和 PTnIO0 位选择 PTCK<sub>n</sub> 引脚为上升沿，下降沿或双沿有效。如果 PTnIO1 和 PTnIO0 位都设置为高，无论 PTCK<sub>n</sub> 引脚发生哪种边沿转换都不会产生捕捉操作，但计数器仍会继续运行。

有几点注意事项须留意。如果 PTCK<sub>n</sub> 用作捕捉输入源，则不能将其选作 PTM<sub>n</sub> 的时钟源。如果捕捉脉宽小于 2 个定时器时钟周期，则可能会被硬件忽略。当计数器的值被有效捕捉边沿锁存到 CCRA 寄存器后，再过 0.5 个定时器时钟周期，PTM<sub>nAF</sub> 标志位将被置高。从接收到有效捕捉边沿，到开始将计数器值锁存到 CCRA 寄存器的动作，这之间的延迟时间小于 1.5 个定时器时钟周期。PTnCCLR、PTnOC 和 PTnPOL 位在此模式中未使用。




### 捕捉输入模式 (n=1)

- 注:
1. PTnM[1:0]=01 并通过 PTnIO[1:0] 位设置有效边沿
  2. PTMn 捕捉输入脚的有效边沿将计数器的值转移到 CCRA 中
  3. PTnCCLR 位未使用
  4. 无输出功能 – PTnOC 和 PTnPOL 位未使用
  5. 计数器值由 CCRP 决定, 在 CCRP 为 “0” 时, 计数器计数值可达最大
  6. 捕捉输入模式需在有 PTMn 计数时钟的情况下才可使用

## 电源线收发器 – PLT

该单片机包含一个电源线收发器电路，提供了一种在基于单片机的互联子系统的共用电源线上发送和接收数据的方法。由于每个子系统都有一个电源线收发器，使得共用电源线和数据线可简化为两线类型，减少了主要安装成本。该电路主要由三个 6-bit D/A 转换器、一个完全集成的运算放大器和两个比较器组成。DAC0/DAC1 转换器的参考电压由 PLTDA0REFS/PLTDA1REFS 位选择。



- 注：
1. ONE-SHOT 电路被触发后，在其工作期间，不会被重复触发。
  2. 电源线收发器未引出引脚 PLIS、PLRX 和 PLTX 分别内部连接到 IS、RXOUT 和 TXIN。
  3. 这些未引出引脚与其它功能共用，因此当电源线数据收发器被使用时 PBS0[7:2] 必须设为 010101。

电源线收发器方框图

## 电源线收发器寄存器

电源线收发器电路的所有操作由一系列寄存器控制。通过应用程序设置这些寄存器可以控制 DACn 输出，运算放大器、比较器输入信号的选择，工作模式以及输出信号等。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
PLTSW	—	—	—	—	PLTS3	PLTS2	PLTS1	PLTS0
PLTDACC	—	—	—	PLTDA1REFS	PLTDA0REFS	PLTDAC2EN	PLTDAC1EN	PLTDAC0EN
PLTDA0L	—	—	D5	D4	D3	D2	D1	D0
PLTDA1L	—	—	D5	D4	D3	D2	D1	D0
PLTDA2L	—	—	D5	D4	D3	D2	D1	D0
PLTC0C	PLTC0OUT	PLTC0EN	PLTC0O	PLTC0DEB2	PLTC0DEB1	PLTC0DEB0	PLTC0IS1	PLTC0IS0
PLTC0VOS	—	PLTC0OFM	PLTC0RSP	PLTC0OF4	PLTC0OF3	PLTC0OF2	PLTC0OF1	PLTC0OF0
PLTC1C	PLTC1OUT	PLTC1EN	PLTC1O	PLTC1DEB2	PLTC1DEB1	PLTC1DEB0	PLTC1IS1	PLTC1IS0
PLTC1VOS	—	PLTC1OFM	PLTC1RSP	PLTC1OF4	PLTC1OF3	PLTC1OF2	PLTC1OF1	PLTC1OF0
PLTCHYC	—	PLTCXOSW	PLTC1POL	PLTC0POL	PLTC1HYS1	PLTC1HYS0	PLTC0HYS1	PLTC0HYS0
PLTAC	—	PLTAEN	PLTAO	—	—	—	—	PLTABW
PLTAVOS	PLTAOFM	PLTARSP	PLTAOF5	PLTAOF4	PLTAOF3	PLTAOF2	PLTAOF1	PLTAOF0

寄存器 名称	位							
	7	6	5	4	3	2	1	0
PLTDICC0	PLTDICMS	—	—	—	—	—	PLTDICOC1	PLTDICOC0
PLTDICC1	PLTDICS	PLTDICES1	PLTDICES0	—	—	PLTDICT2	PLTDICT1	PLTDICT0

### 电源线收发器寄存器列表

#### • PLTSW 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	PLTS3	PLTS2	PLTS1	PLTS0
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

Bit 7~4 未定义, 读为“0”

Bit 3~2 **PLTS3~PLTS2:** PLTS[3:2] 开关选择位

00: 连接到 PLTDAC2O

01: 连接到 PLRX

1x: 保留

Bit 1 **PLTS1:** PLTS1 开关选择位

0: 连接到 PLIS

1: 连接到 LINEV

Bit 0 **PLTS0:** PLTX 开关选择位

0: 连接到地

1: 连接到 AO

#### • PLTDACC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	PLTDA1REFS	PLTDA0REFS	PLTDAC2EN	PLTDAC1EN	PLTDAC0EN
R/W	—	—	—	R/W	R/W	R/W	R/W	R/W
POR	—	—	—	0	0	0	0	0

Bit 7~5 未定义, 读为“0”

Bit 4 **PLTDA1REFS:** PLT DAC1 参考电压  $V_{PLTDA1REF}$  选择

0:  $AV_{DD}$

1: 保留

Bit 3 **PLTDA0REFS:** PLT DAC0 参考电压  $V_{PLTDA0REF}$  选择

0:  $AV_{DD}$

1: 保留

Bit 2 **PLTDAC2EN:** PLT DAC2 使能 / 除能控制位

0: 除能 (PLTDAC2O 处于高阻抗状态)

1: 使能

Bit 1 **PLTDAC1EN:** PLT DAC1 使能 / 除能控制位

0: 除能

1: 使能 (CMP1 反相输入为 PLTDAC1O)

Bit 0 **PLTDAC0EN:** PLT DAC0 使能 / 除能控制位

0: 除能

1: 使能 (CMP0 反相输入为 PLTDAC0O)

### • PLTDA0L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	D5	D4	D3	D2	D1	D0
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6 未定义，读为“0”

Bit 5~0 **D5~D0:** PLT DAC0 输出控制码

$$\text{PLTDAC}0\text{O}=(\text{DAC } V_{\text{PLTDA0REF}}/2^6) \times \text{PLTDA0L}[5:0]$$

### • PLTDA1L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	D5	D4	D3	D2	D1	D0
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6 未定义，读为“0”

Bit 5~0 **D5~D0:** PLT DAC1 输出控制码

$$\text{PLTDAC}1\text{O}=(\text{DAC } V_{\text{PLTDA1REF}}/2^6) \times \text{PLTDA1L}[5:0]$$

### • PLTDA2L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	D5	D4	D3	D2	D1	D0
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6 未定义，读为“0”

Bit 5~0 **D5~D0:** PLT DAC2 输出控制码

$$\text{PLTDAC}2\text{O}=(\text{DAC } AV_{DD}/2^6) \times \text{PLTDA2L}[5:0]$$

### • PLTC0C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PLTC0OUT	PLTC0EN	PLTC0O	PLTC0DEB2	PLTC0DEB1	PLTC0DEB0	PLTC0IS1	PLTC0IS0
R/W	R	R/W	R	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **PLTC0OUT:** PLT 比较器 0 输出位

若 PLTC0POL=0 且比较器输入电压为

C0PI>C0NI→PLTC0OUT=1

C0NI>C0PI→PLTC0OUT=0

若 PLTC0POL=1 且比较器输入电压为

C0PI<C0NI→PLTC0OUT=1

C0NI<C0PI→PLTC0OUT=0

Bit 6 **PLTC0EN:** PLT 比较器 0 使能 / 除能控制

0: 除能

1: 使能

此位为 PLT 比较器 0 开 / 关控制位。若此位除能，比较器输出为 0。因此当 PLTC0POL=0 时 PLTC0OUT 为 0，当 PLTC0POL=1 时 PLTC0OUT 为 1。

Bit 5 **PLTC0O:** PLT 比较器 0 去抖输出

PLTC0O 为 PLTC0OUT 去抖后的输出。

若 PLTC0POL=0，仅当 PLTC0OUT 当前及之前的 N 个采样都为“1”时 PLTC0O 才输出“1”。若 PLTC0POL=1，仅当 PLTC0OUT 当前及之前的 N 个采样都为“0”时 PLTC0O 才输出“0”。采样频率取决于 PLTC0DEB[1:0] 位的配置。

Bit 4~2      **PLTC0DEB2~PLTC0DEB0:** PLT 比较器 0 去抖时间控制

- 000: 无去抖
- 001:  $2^1 \times t_{SYS}$
- 010:  $2^2 \times t_{SYS}$
- 011:  $2^3 \times t_{SYS}$
- 100:  $2^4 \times t_{SYS}$
- 101:  $2^5 \times t_{SYS}$
- 110:  $2^6 \times t_{SYS}$
- 111:  $2^7 \times t_{SYS}$

注:  $t_{SYS} = 1/f_{SYS}$ 。

Bit 1~0      **PLTC0IS1~PLTC0IS0:** PLT 比较器 0 电流控制

详细内容参考“比较器电气特性”表格。

### • PLTC1C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PLTC1OUT	PLTC1EN	PLTC1O	PLTC1DEB2	PLTC1DEB1	PLTC1DEB0	PLTC1IS1	PLTC1IS0
R/W	R	R/W	R	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7      **PLTC1OUT:** PLT 比较器 1 输出位

若 PLTC1POL=0 且比较器输入电压为

- C1PI>C1NI→PLTC1OUT=1
- C1NI>C1PI→PLTC1OUT=0

若 PLTC1POL=1 且比较器输入电压为

- C1PI<C1NI→PLTC1OUT=1
- C1NI<C1PI→PLTC1OUT=0

Bit 6      **PLTC1EN:** PLT 比较器 1 使能 / 除能控制

- 0: 除能
- 1: 使能

此位为 PLT 比较器 1 开 / 关控制位。若此位除能，比较器输出为 0。因此当 PLTC1POL=0 时 PLTC1OUT 为 0，当 PLTC1POL=1 时 PLTC1OUT 为 1。

Bit 5      **PLTC1O:** PLT 比较器 1 去抖输出

PLTC1O 为 PLTC1OUT 去抖后的输出。

若 PLTC1POL=0，仅当 PLTC1OUT 当前及之前的 N 个采样都为“1”时 PLTC1O 才输出“1”。若 PLTC1POL=1，仅当 PLTC1OUT 当前及之前的 N 个采样都为“0”时 PLTC1O 才输出“0”。采样频率取决于 PLTC1DEB[1:0] 位的配置。

Bit 4~2

**PLTC1DEB2~PLTC1DEB0:** PLT 比较器 1 去抖时间控制

- 000: 无去抖
- 001:  $2^1 \times t_{SYS}$
- 010:  $2^2 \times t_{SYS}$
- 011:  $2^3 \times t_{SYS}$
- 100:  $2^4 \times t_{SYS}$
- 101:  $2^5 \times t_{SYS}$
- 110:  $2^6 \times t_{SYS}$
- 111:  $2^7 \times t_{SYS}$

注:  $t_{SYS} = 1/f_{SYS}$ 。

Bit 1~0

**PLTC1IS1~PLTC1IS0:** PLT 比较器 1 电流控制

详细内容参考“比较器电气特性”表格。

### • PLTC0VOS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	PLTC0OFM	PLTC0RSP	PLTC0OF4	PLTC0OF3	PLTC0OF2	PLTC0OF1	PLTC0OF0
R/W	—	R/W						
POR	—	0	0	1	0	0	0	0

Bit 7 未定义，读为“0”

Bit 6 **PLTC0OFM:** PLT 比较器 0 正常操作或输入失调电压校准模式选择位

0: 正常操作

1: 失调校准模式

Bit 5 **PLTC0RSP:** PLT 比较器 0 输入失调电压校准参考选择位

0: 输入参考电压来自 C0NI

1: 输入参考电压来自 C0PI

Bit 4~0 **PLTC0OF4~PLTC0OF0:** PLT 比较器 0 输入失调电压校准控制位

这 5 位用于执行 PLT 比较器 0 的输入失调校准操作，并重新储存 PLT 比较器 0 的输入失调校准值。更多详细资料请参考“比较器输入失调校准”章节。

### • PLTC1VOS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	PLTC1OFM	PLTC1RSP	PLTC1OF4	PLTC1OF3	PLTC1OF2	PLTC1OF1	PLTC1OF0
R/W	—	R/W						
POR	—	0	0	1	0	0	0	0

Bit 7 未定义，读为“0”

Bit 6 **PLTC1OFM:** PLT 比较器 1 正常操作或输入失调电压校准模式选择位

0: 正常操作

1: 失调校准模式

Bit 5 **PLTC1RSP:** PLT 比较器 1 输入失调电压校准参考选择位

0: 输入参考电压来自 C1NI

1: 输入参考电压来自 C1PI

Bit 4~0 **PLTC1OF4~PLTC1OF0:** PLT 比较器 1 输入失调电压校准控制位

这 5 位用于执行 PLT 比较器 1 的输入失调校准操作，并重新储存 PLT 比较器 1 的输入失调校准值。更多详细资料请参考“比较器输入失调校准”章节。

### • PLTCHYC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	PLTCXOSW	PLTC1POL	PLTC0POL	PLTC1HYS1	PLTC1HYS0	PLTC0HYS1	PLTC0HYS0
R/W	—	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	0	0	0	0	0	0	0

Bit 7 未定义，读为“0”

Bit 6 **PLTCXOSW:** 比较器 0 或比较器 1 输出选择位

0: 比较器 0 输出

1: 比较器 1 输出

该位为比较器 0 或比较器 1 输出控制位。若该位为 0 则会输出 PLTC0O 位，反应比较器 0 的输出状态；若该位为 1 则会输出 PLTC1O 位，反应比较器 1 的输出状态。

Bit 5 **PLTC1POL:** PLT 比较器 1 输出极性控制位

0: 同相

1: 反相

该位为 PLT 比较器 1 输出极性控制位。若该位为 0 则 PLTC1OUT 位为比较器 1 的同相输出；若该位为 1 则 PLTC1OUT 为比较器 1 的反相输出。

Bit 4	<b>PLTC0POL:</b> PLT 比较器 0 输出极性控制位 0: 同相 1: 反相 该位为 PLT 比较器 0 输出极性控制位。若该位为 0 则 PLTC0OUT 位为比较器 0 的同相输出；若该位为 1 则 PLTC0OUT 为比较器 0 的反相输出。							
Bit 3~2	<b>PLTC1HYS1~PLTC1HYS0:</b> PLT 比较器 1 迟滞电压窗口控制位 详细内容参考“比较器电气特性”表格。							
Bit 1~0	<b>PLTC0HYS1~PLTC0HYS0:</b> PLT 比较器 0 迟滞电压窗口控制位 详细内容参考“比较器电气特性”表格。							

#### • PLTAC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	PLTAEN	PLTAO	—	—	—	—	PLTABW
R/W	—	R/W	R	—	—	—	—	R/W
POR	—	0	0	—	—	—	—	0

Bit 7	未定义，读为“0”
Bit 6	<b>PLTAEN:</b> PLT OPA 使能 / 除能控制位 0: 除能 (AO 处于高阻抗状态) 1: 使能
Bit 5	<b>PLTAO:</b> PLT OPA 输出状态 (正逻辑电平) 该位是只读位。 当 PLTAOFM 为 1，PLTAO 定义 PLT OPA 输出状态，详细内容参考“失调校准步骤”章节。当 PLTAOFM 为 0，该位固定为低电平。
Bit 4~1	未定义，读为“0”
Bit 0	<b>PLTABW:</b> PLT OPA 增益带宽控制位 0: 600kHz 1: 2MHz 详细内容参考“运算放大器电气特性”表格。

#### • PLTAVOS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PLTAOFM	PLTARSP	PLTAOF5	PLTAOF4	PLTAOF3	PLTAOF2	PLTAOF1	PLTAOF0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	1	0	0	0	0	0

Bit 7	<b>PLTAOFM:</b> PLT OPA 正常操作或输入失调电压校准模式选择位 0: 正常操作 1: 失调校准模式
Bit 6	<b>PLTARSP:</b> PLT OPA 输入失调电压校准参考选择位 0: 输入参考电压来自 ANI 1: 输入参考电压来自 API
Bit 5~0	<b>PLTAOF5~PLTAOF0:</b> PLT OPA 输入失调电压校准控制位 这 6 位用于执行 PLT 运算放大器的输入失调校准操作，并重新储存 PLT OPA 的输入失调校准值。更多详细资料请参考“运算放大器输入失调校准”章节。

### • PLTDICC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PLTDICMS	—	—	—	—	—	PLTDICOC1	PLTDICOC0
R/W	R/W	—	—	—	—	—	R/W	R/W
POR	0	—	—	—	—	—	0	0

Bit 7      **PLTDICMS:** PLT 放电模式选择

0: 自动放电模式

1: 手动放电模式

当此位为高时, 将依照 PLTDICOC[1:0] 位的设定值来选择 PLT 放电能力。

Bit 6~2      未定义, 读为 “0”

Bit 1~0      **PLTDICOC1~PLTDICOC0:** PLT 放电能力选择

00: 75μA

01: 150μA

10: 300μA

11: 600μA

### • PLTDICC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PLTDICS	PLTDICES1	PLTDICES0	—	—	PLTDICT2	PLTDICT1	PLTDICT0
R/W	R/W	R/W	R/W	—	—	R/W	R/W	R/W
POR	0	0	0	—	—	0	0	0

Bit 7      **PLTDICS:** PLT 放电功能触发信号选择

0: PLTC0ODIC

1: PLTC1ODIC

Bit 6~5      **PLTDICES1~PLTDICES0:** PLT 有效边沿选择

00: 除能

01: 上升沿

10: 下降沿

11: 双沿

Bit 4~3      未定义, 读为 “0”

Bit 2~0      **PLTDICT2~PLTDICT0:** PLT 放电时间选择

000:  $2^1 \times t_{SYS}$

001:  $2^2 \times t_{SYS}$

010:  $2^3 \times t_{SYS}$

011:  $2^4 \times t_{SYS}$

100:  $2^5 \times t_{SYS}$

101:  $2^6 \times t_{SYS}$

110:  $2^7 \times t_{SYS}$

111:  $2^1 \times t_{SYS}$

注:  $t_{SYS} = 1/f_{SYS}$ 。

## 放电电路操作

该单片机包含一个放电电路。放电电路的触发信号由 PTLDICS 位选择。通过 PLTDICES1~PLTDICES0 位选择触发信号为除能、上升沿、下降沿或双沿触发。信号触发后启动 ONE-SHOT 电路。放电能力由 PLTDICOC1~PLTDICOC0 位选择, 放电时间由 PLTDICT2~PLTDICT0 位选择。

此外, 放电功能可以通过软件开启, 将 PLTDICMS 位置高, 由 PLTDICOC1~PLTDICOC0 位选择设置放电能力, 直到 PLTDICMS 位清除为 0 除能放电功能。

## 失调校准步骤

PLTAOFM 或 PLTCnOFM 位先设置为“1”使 PLT 运算放大器或比较器 n 处于输入失调校准模式。应注意，由于 PLT 运算放大器输入引脚 PLIS 或比较器 n 输入引脚 PLRX 与 I/O 引脚共用，应先将引脚配置为 PLT 运算放大器或比较器 n 输入引脚。

### 比较器输入失调校准

#### ● 步骤 1

设置 PLTCnOFM=1 和 PLTCnRSP=1，使 PLT 比较器 n 工作于失调校准模式，开关 S0 和 S2 都 ON 或 S3 和 S5 都 ON。为了确保校准后的  $V_{CnOS}$  尽可能小，校准模式下的输入参考电压应该跟正常模式下的输入直流工作电压相同。

#### ● 步骤 2

设置 PLTCnOF[4:0]=00000，读取 PLTCnOUT 位。

#### ● 步骤 3

使 PLTCnOF[4:0]=PLTCnOF[4:0]+1，读取 PLTCnOUT 位。

如果 PLTCnOUT 位状态不变，重复步骤 3 直到 PLTCnOUT 位状态改变。

如果 PLTCnOUT 位状态改变，记录此时的 PLTCnOF[4:0] 值为  $V_{CnOS1}$  然后转到步骤 4。

#### ● 步骤 4

设置 PLTCnOF[4:0]=11111，读取 PLTCnOUT 位。

#### ● 步骤 5

使 PLTCnOF[4:0]=PLTCnOF[4:0]-1，读取 PLTCnOUT 位。

如果 PLTCnOUT 位状态不变，重复步骤 5 直到 PLTCnOUT 位状态改变。

如果 PLTCnOUT 位状态改变，记录此时的 PLTCnOF[4:0] 值为  $V_{CnOS2}$  然后转到步骤 6。

#### ● 步骤 6

将 PLT 比较器 n 输入失调校准值  $V_{CnOS}$  存入 PLTCnOF[4:0] 位中，校准结束。

其中  $V_{CnOS}=(V_{CnOS1}+V_{CnOS2})/2$ 。如果  $(V_{CnOS1}+V_{CnOS2})/2$  不是整数，舍弃小数。

### 运算放大器输入失调校准

#### ● 步骤 1

设置 PLTAOFM=1 且 PLTARSP=1，使 PLT 运算放大器工作于失调校准模式，开关 S6 和 S8 都 ON。为了确保校准后的  $V_{AOS}$  尽可能小，校准模式下的输入参考电压应该跟正常模式下的输入直流工作电压相同。

#### ● 步骤 2

设置 PLTAOF[5:0]=000000，读取 PLTAO 位。

#### ● 步骤 3

使 PLTAOF[5:0]=PLTAOF[5:0]+1，读取 PLTAO 位。

如果 PLTAO 位状态不变，重复步骤 3 直到 PLTAO 位状态改变。

如果 PLTAO 位状态改变，记录此时的 PLTAOF[5:0] 值为  $V_{AOS1}$  然后转到步骤 4。

#### ● 步骤 4

设置 PLTAOF[5:0]=111111，读取 PLTAO 位。

● 步骤 5

使 PLTAOF[5:0]=PLTAOF[5:0]-1，读取 PLTAO 位。

如果 PLTAO 位状态不变，重复步骤 5 直到 PLTAO 位状态改变。

如果 PLTAO 位状态改变，记录此时的 PLTAOF[5:0] 值为  $V_{AOS2}$  然后转到步骤 6。

● 步骤 6


将 PLT 运算放大器输入失调校准值  $V_{AOS}$  存入 PLTAOF[5:0] 位中，校准结束。

其中  $V_{AOS}=(V_{AOS1}+V_{AOS2})/2$ 。如果  $(V_{AOS1}+V_{AOS2})/2$  不是整数，舍弃小数。

## 电源线收发器应用

该单片机还包含一个由低压降稳压器、电阻分压器和 42V High-Side NMOS 组成的模块。它需与电源线收发器搭配才能发挥完整功能。若与电源线收发器不通信时只是单纯提供稳定的电源电压。

所有基于单片机的子系统通过共用两条电源线连接在一起。地线通过硬件与各个子系统连接，而正电源线与电源线收发器的 VIN 和 TRX 脚连接。内部的 LDO 可以将  $V_{IN}$  输入电源电压转化为一个固定的电压值，供给子系统单片机和其它电路元件使用。因此，当数据传送或接收导致电源线电压改变，子系统电路仍可以继续接收到稳定的电源电压。



电源线收发器系统方框图

主机以调制电源线电源电压  $V_{TRX}$  的方式进行数据发送，此调制电压信号经过电阻分压后连接至 PLRX 线使用。PLRX 信号会先通过比较器 0 和 DAC0 或比较器 1 和 DAC1 进行信号处理，处理后的信号 CXCAP 再通过 PTM0 捕捉测量。

从机采用调制电源线电流的方式发送数据至主机。调制电流可通过 DAC2 输出码和连接在 IS 线的电阻控制。因此，调制电流可由下面的公式计算：

$$\text{调制电流} = \text{PLTDAC2O}/R_s = (\text{DAC AV}_{DD}/2^6) \times \text{PLTDA2L}[5:0]/R_s$$

调制后的电流信号再通过电源线回传给主机。更多关于电源线收发器的应用信息可参考“方框图”和“应用电路”章节内容。

## A/D 转换器


对于大多数电子系统而言，处理现实世界的模拟信号是共同的需求。为了完全由单片机来处理这些信号，首先需要通过 A/D 转换器将模拟信号转换成数字信号。将 A/D 转换器电路集成入单片机，可有效的减少外部器件，随之而来，具有降低成本和减少器件空间需求的优势。

### A/D 简介

此单片机包含一个多通道 12 位 A/D 转换器，它可以直接接入外部模拟信号（来自传感器或其它控制信号）或内部模拟信号（Bandgap 参考电压  $V_{BG}$  和 PLT 运算放大器输出信号 LINEV）并直接将这些信号转换成 12 位的数字量。选择转换外部或内部模拟信号由 SAINS2~SAINS0 位和 SACS3~SACS0 位共同控制。应注意的是，若通过 SAINS2~SAINS0 位选择内部模拟信号，则外部通道模拟输入将被自动关闭以避免冲突。关于 A/D 输入信号的详细描述请参考“A/D 转换器控制寄存器”和“A/D 转换器输入信号”两节内容。

外部输入通道	内部信号	通道选择位
4: AN0~AN3	3: $V_{BG}$ , LINEV, $AV_{SS}$	SAINS2~SAINS0, SACS3~SACS0

图显示了 A/D 转换器整体的内部结构和相关的寄存器。



A/D 转换器结构

### A/D 转换寄存器介绍

A/D 转换器的所有工作由一系列寄存器控制。一对只读寄存器来存放 12 位 A/D 转换数据的值。剩下两个控制寄存器设置 A/D 转换器的操作和控制功能。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
SADOH (ADRFS=0)	D11	D10	D9	D8	D7	D6	D5	D4
SADOH (ADRFS=1)	—	—	—	—	D11	D10	D9	D8
SADOL (ADRFS=0)	D3	D2	D1	D0	—	—	—	—

寄存器 名称	位								
	7	6	5	4	3	2	1	0	
SADOL (ADRFS=1)	D7	D6	D5	D4	D3	D2	D1	D0	
SADC0	START	ADBZ	ADCEN	ADRFS	SACS3	SACS2	SACS1	SACS0	
SADC1	SAINS2	SAINS1	SAINS0	SAVRS1	SAVRS0	SACKS2	SACKS1	SACKS0	

### A/D 转换寄存器列表

#### A/D 转换器数据寄存器 – SADOL, SADOH

对于具有 12 位 A/D 转换器的芯片，需要两个数据寄存器存放转换结果，一个高字节寄存器 SADOH 和一个低字节寄存器 SADOL。在 A/D 转换完毕后，单片机可以直接读取这些寄存器以获得转换结果。由于寄存器只使用了 16 位中的 12 位，其数据存储格式由 SADC0 寄存器的 ADRFS 位控制，如下表所示。D0~D11 是 A/D 换转数据结果位。未使用的位读为“0”。应注意，当 A/D 转换器除能时，数据寄存器的内容不变。

ADRFS	SADOH								SADOL							
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0
1	0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

### A/D 数据寄存器

#### A/D 转换器控制寄存器 – SADC0, SADC1

寄存器 SADC0 和 SADC1 用来控制 A/D 转换器的功能和操作。这些 8-bit 的寄存器定义包括选择连接至内部 A/D 转换器的模拟通道，数字化数据格式，A/D 时钟源，并控制和监视 A/D 转换器的忙碌状态。由于单片机只包含一个实际的模数转换电路，因此这些外部和内部模拟信号中的每一个都需要分别被发送到转换器。SADC0 寄存器中的 SACS3~SACS0 位用于选择哪个外部模拟输入通道被连接到内部 A/D 转换器。SADC1 寄存器中的 SAINS2~SAINS0 位用于选择外部模拟输入通道或内部模拟信号被连接到内部 A/D 转换器。

引脚共用功能选择寄存器的相关位用来定义 I/O 端口中的哪些引脚为 A/D 转换器的模拟输入，哪些引脚不作为 A/D 转换输入。当引脚作为 A/D 输入时，其原来的 I/O 或其它引脚共用功能消失，此外，其内部上拉电阻也将自动断开。

#### • SADC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	START	ADBZ	ADCEN	ADRFS	SACS3	SACS2	SACS1	SACS0
R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7      **START:** 启动 A/D 转换位

0→1→0: 启动

此位用于启动 A/D 转换过程。通常此位为低，但如果设为高再被清零，将启动 A/D 转换过程。

Bit 6      **ADBZ:** A/D 转换忙碌标志位

0: A/D 转换结束或未开始转换

1: A/D 转换中

此只读标志位用于表明 A/D 转换过程是否完成。当 START 位由低变为高再变为低时，ADBZ 位为高，表明 A/D 转换已启动。A/D 转换结束后，此位被清零。

Bit 5	<b>ADCEN:</b> A/D 转换器使能 / 除能控制位 0: 除能 1: 使能
	此位控制 A/D 内部功能。该位被置高将使能 A/D 转换器。如果该位设为低将关闭 A/D 转换器以降低功耗。当 A/D 转换器除能时，A/D 数据寄存器 SADOH 和 SADOL 的内容将保持不变。
Bit 4	<b>ADRFS:</b> A/D 转换数据格式选择位 0: A/D 转换数据格式 → SADOH=D[11:4]; SADOL=D[3:0] 1: A/D 转换数据格式 → SADOH=D[11:8]; SADOL=D[7:0]
	此位控制存放在两个 A/D 数据寄存器中的 12 位 A/D 转换结果的格式。细节方面请参考 A/D 数据寄存器章节。
Bit 3~0	<b>SACS3~SACS0:</b> A/D 外部模拟通道输入选择位 0000: AN0 0001: AN1 0010: AN2 0011: AN3 0100~1111: 未定义，输入浮空

### ● SADC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SAINS2	SAINS1	SAINS0	SAVRS1	SAVRS0	SACKS2	SACKS1	SACKS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~5	<b>SAINS2~SAINS0:</b> A/D 输入信号选择位 000: 外部输入 – 外部模拟通道输入 AN <sub>n</sub> 001: 内部输入 – 内部 Bandgap 参考电压 V <sub>BG</sub> 010: 内部输入 – 内部 PLT 运算放大器输出信号 LINEV 011~100: 内部输入 – AV <sub>SS</sub> 101~111: 外部输入 – 外部模拟通道输入 AN <sub>n</sub>
	当选择内部模拟信号时，无论 SACS3~SACS0 为何值，外部通道输入信号都会自动关闭。此举预防了外部通道输入与内部模拟信号连接从而导致的不可预期的后果。
Bit 4~3	<b>SAVRS1~SAVRS0:</b> A/D 转换器参考电压选择位 00: 外部 VREF 引脚 01: 内部 A/D 转换器电源 AV <sub>DD</sub> 1x: 外部 VREF 引脚
	这两位用于选择 A/D 转换器参考电压。当选中内部参考电压源时，外部 VREF 引脚的参考电压输入会被自动断开。
Bit 2~0	<b>SACKS2~SACKS0:</b> A/D 时钟源选择位 000: f <sub>SYS</sub> 001: f <sub>SYS</sub> /2 010: f <sub>SYS</sub> /4 011: f <sub>SYS</sub> /8 100: f <sub>SYS</sub> /16 101: f <sub>SYS</sub> /32 110: f <sub>SYS</sub> /64 111: f <sub>SYS</sub> /128
	这三位用于选择 A/D 转换器的时钟源。

### A/D 转换器操作

SADC0 寄存器中的 START 位，用于开启 A/D 转换器。当单片机设置此位从逻辑低到逻辑高，然后再回到逻辑低，就会开始一个模数转换周期。

SADC0 寄存器中的 ADBZ 位用于表明模数转换过程是否正在进行。A/D 转换成功启动后，ADBZ 位会被单片机自动置为“1”。在转换周期结束后，ADBZ 位会自动置为“0”。此外，也会置位中断控制寄存器内相应的 A/D 中断请求标志位，如果中断使能，就会产生对应的内部中断信号。A/D 内部中断信号将引导程序跳转到相应的 A/D 内部中断地址。如果 A/D 内部中断除能，可以让单片机轮询 SADC0 寄存器中的 ADBZ 位，检查此位是否被清除，作为另一种侦测 A/D 转换周期结束的方法。

A/D 转换器的时钟源为系统时钟  $f_{SYS}$  或其分频，而分频系数由 SADC1 寄存器中的 SACKS2~SACKS0 位决定。虽然 A/D 时钟源是由系统时钟  $f_{SYS}$  和 SACKS2~SACKS0 位决定，但可选择的最大 A/D 时钟源则有一些限制。由于允许的 A/D 时钟周期  $t_{ADCK}$  的范围为  $0.5\mu s \sim 10\mu s$ ，所以选择系统时钟速度时就必须小心。例如，如果系统时钟速度为 8MHz 时，SACKS2~SACKS0 位不能设为“000”、“001”或“111”。必须保证设置的 A/D 转换时钟周期不小于时钟周期的最小值或不大于时钟周期的最大值。使用者可以参考下面的表格，被标上星号 \* 的数值是不允许的，因为它们超出了 A/D 转换时钟周期规定的范围。

$f_{SYS}$	A/D 时钟周期 ( $t_{ADCK}$ )							
	SACKS[2:0] =000 ( $f_{SYS}$ )	SACKS[2:0] =001 ( $f_{SYS}/2$ )	SACKS[2:0] =010 ( $f_{SYS}/4$ )	SACKS[2:0] =011 ( $f_{SYS}/8$ )	SACKS[2:0] =100 ( $f_{SYS}/16$ )	SACKS[2:0] =101 ( $f_{SYS}/32$ )	SACKS[2:0] =110 ( $f_{SYS}/64$ )	SACKS[2:0] =111 ( $f_{SYS}/128$ )
1MHz	1μs	2μs	4μs	8μs	16μs *	32μs *	64μs *	128μs *
2MHz	500ns	1μs	2μs	4μs	8μs	16μs *	32μs *	64μs *
4MHz	250ns *	500ns	1μs	2μs	4μs	8μs	16μs *	32μs *
8MHz	125ns *	250ns *	500ns	1μs	2μs	4μs	8μs	16μs *

#### A/D 时钟周期范例

SADC0 寄存器中的 ADCEN 位用于控制 A/D 转换电路电源的开启和关闭。该位必须置高以开启 A/D 转换器电源。当设置 ADCEN 位为高开启 A/D 转换器内部电路时，在 A/D 转换成功启动前需一段延时，如时序图中所示。即使通过相关引脚共用控制位选择无引脚作为 A/D 输入，如果 ADCEN 设为“1”，仍然会产生功耗。因此在功耗敏感的应用中，当未使用 A/D 转换器功能时，建议设置 ADCEN 为低以减少功耗。

#### A/D 转换器参考电压

A/D 转换器参考电压来自正电源电压  $AV_{DD}$  或外部参考源引脚 VREF，通过 SAVRS1 和 SAVRS0 位选择。当 SAVRS1~SAVRS0 位为“01”时，A/D 转换器参考电压来自  $AV_{DD}$ 。当 SAVRS1~SAVRS0 位为“01”以外的任意值时，A/D 转换器参考电压来自 VREF 引脚。由于 VREF 引脚与其它功能共用，当选择 VREF 引脚作为参考电压源时，需先正确设置引脚共用选择位将 VREF 引脚配置为参考电压输入功能。然而，当内部 A/D 转换器电源被选作参考电压源时，相关的引脚共用控制位不可选择 VREF 参考电压输入功能，避免 VREF 引脚电压跟内部参考电压  $AV_{DD}$  一起接入 A/D 转换器。模拟输入值一定不能超过所选的参考电压值。

#### A/D 转换器输入信号

所有的 A/D 模拟输入引脚都与 I/O 口及其它功能共用。使用 PxS0 和 PxS1 寄存器中的相应位，可以将它们设置为 A/D 转换器模拟输入脚或具有其它功能。如果对应的引脚作为 A/D 转换输入，那么它原来的引脚功能将除能。通过这种方式，引脚的功能可由程序来控制，灵活地切换引脚功能。如果将引脚设为 A/D 输入，则通过寄存器编程设置的所有上拉电阻会自动断开。请注意，端口控制

寄存器不需要为使能 A/D 输入而先设定为输入模式，当 A/D 输入功能选择位使能 A/D 输入时，端口控制寄存器的状态将被重置。

另外还有几个内部模拟信号可作为 A/D 转换器的模拟输入信号，分别来自 Bandgap 参考电压  $V_{BG}$  和 PLT 运算放大器输出信号 LINEV，通过设置 SAINS2~SAINS0 位来选择。若 SAINS2~SAINS0 位为“000”或“101~111”，则选择转换外部模拟输入信号，具体通道编号由 SACS3~SACS0 位决定。若选择内部模拟信号时，此时无论 SACS 位的值配置为多少，外部通道信号输入将被自动关闭，此举将预防外部通道输入将与内部模拟信号连接从而导致的不可预期的后果。

SAINS[2:0]	SACS[3:0]	输入信号	说明
000, 101~111	0000~0011	AN0~AN3	外部模拟通道输入
	0100~1111	—	未选择外部通道，输入浮空
001	xxxx	$V_{BG}$	内部 Bandgap 参考电压
010	xxxx	LINEV	内部 PLT 运算放大器输出信号
011~100	xxxx	$AV_{SS}$	地

“x”：无关


#### A/D 转换器输入信号选择

### A/D 转换率及时序图

一个完整的 A/D 转换包含两部分，数据采样和数据转换。数据采样时间为  $t_{ADS}$ ，需要 4 个 A/D 时钟周期，而数据转换需要 12 个 A/D 时钟周期。所以一个完整的 A/D 转换时间， $t_{ADC}$ ，一共需要 16 个 A/D 时钟周期。

$$\text{最大 A/D 转换率} = 1/(\text{A/D 时钟周期} \times 16)$$

下列时序图表表示模数转换过程中不同阶段的图形与时序。由应用程序控制开始 A/D 转换过程后，单片机的内部硬件就会开始进行转换，在这个过程中，程序可以继续其它功能。A/D 转换时间为  $16t_{ADCK}$ ， $t_{ADCK}$  为 A/D 时钟周期。



### A/D 转换步骤概述

下面概述实现 A/D 转换过程的各个步骤。

- 步骤 1  
通过 SADC1 寄存器中的 SACKS2~SACKS0 位，选择所需的 A/D 转换时钟。
- 步骤 2  
将 SADC0 寄存器中的 ADCEN 位置高使能 A/D 转换器。

● 步骤 3

通过配置 SAINS2~SAINS0 位，选择连接至内部 A/D 转换器的信号。

若选择外部通道输入，接着执行步骤 4。

若选择内部模拟信号，接着执行步骤 5。

● 步骤 4

若已通过 SAINS2~SAINS0 位选择 A/D 输入信号来自外部通道输入，接着应设置相关的引脚共用控制位将该引脚规划为 A/D 输入引脚。通过设置 SACS3~SACS0 位选择哪个外部通道接至 A/D 转换器。接着执行步骤 6。

● 步骤 5

选择内部模拟信号前，应正确设置 SACS3~SACS0 位，将外部通道输入切换到无通道输入。然后再设置 SAINS2~SAINS0 位选择所需的内部模拟信号。

接着执行步骤 6。

● 步骤 6

通过 SADC1 寄存器中的 SAVRS1~SAVRS0 位选择参考电压。此步骤之注意事项请参考 A/D 转换器参考电压选择章节。

● 步骤 7

设置 SADC0 寄存器中的 ADRFS 位选择 A/D 转换器输出数据格式。

● 步骤 8

如果要使用中断，则中断控制寄存器需要正确地设置，以确保 A/D 中断功能是激活的。总中断控制位 EMI 需要置位为“1”，以及 A/D 转换器中断位 ADE 也需要置位为“1”。

● 步骤 9

现在可以通过设置 SADC0 寄存器中的 START 位从“0”到“1”再回到“0”，开始模数转换的过程。

● 步骤 10

如果 A/D 转换正在进行中，ADBZ 位会被置为逻辑高。A/D 转换完成后，ADBZ 位会被置为逻辑低，并可从 SADOH 和 SADOL 寄存器中读取输出数据。

注：若使用轮询 SADC0 寄存器中 ADBZ 位的状态的方法来检查转换过程是否结束时，则中断使能的步骤可以省略。

## 编程注意事项

在编程时，如果 A/D 转换器未使用，通过设置 SADC0 寄存器中的 ADCEN 为低，关闭 A/D 内部电路以减少电源功耗。此时，不考虑输入脚的模拟电压，内部 A/D 转换器电路不产生功耗。如果 A/D 转换器输入脚用作普通 I/O 脚，必须特别注意，输入电压为无效逻辑电平也可能增加功耗。

## A/D 转换功能


单片机含有一组 12 位的 A/D 转换器，它们转换的最大值可达 FFFFH。由于模拟输入最大值等于实际 A/D 转换器参考电压值 V<sub>REF</sub>，因此每一位可表示 V<sub>REF</sub>/4096 的模拟输入值。

$$1 \text{ LSB} = V_{\text{REF}} / 4096$$

通过下面的等式可估算 A/D 转换器输入电压值：

$$\text{A/D 输入电压} = \text{A/D 数字输出值} \times (V_{\text{REF}} / 4096)$$

下图显示 A/D 转换器模拟输入值和数字输出值之间理想的转换功能。除了数字化数值 0，其后的数字化数值会在精确点之前的 0.5 LSB 处改变，而数字化数值的最大值将在  $V_{REF}$  之前的 1.5 LSB 处改变。注意，这里的  $V_{REF}$  电压指的是通过 SAVRS[1:0] 位选择的实际输入 A/D 转换器的参考电压。



理想的 A/D 转换功能

## A/D 转换应用范例

下面两个范例程序用来说明怎样使用 A/D 转换。第一个范例是轮询 SADC0 寄存器中的 ADBZ 位来判断 A/D 转换是否完成；第二个范例则使用中断的方式判断。

### 范例：使用查询 ADBZ 的方式来检测转换结束

```

clr ADE           ; disable ADC interrupt
mov a, 03H         ; select fsys/8 as ADC clock
mov SADC1, a
mov a, 02h         ; setup PAS1 register to configure pin AN0
mov PAS1, a
mov a, 20h
mov SADC0, a       ; enable A/D converter and connect AN0 channel
                     ; to A/D converter
:
start_conversion:
clr START          ; high pulse on start bit to initiate conversion
set START          ; reset A/D converter
clr START          ; start A/D converter
polling_EOC:
sz ADBZ            ; poll the SADC0 register ADBZ bit to detect end
                     ; of A/D conversion
jmp polling_EOC   ; continue polling
mov a, SADOL        ; read low byte conversion result value
mov SADOL_buffer, a ; save result to user defined register
mov a, SADOH        ; read high byte conversion result value
mov SADOH_buffer, a ; save result to user defined register
:
:
jmp start_conversion ; start next A/D conversion

```

### 范例：使用中断的方式来检测转换结束

```

clr ADE           ; disable ADC interrupt
mov a, 03H         ; select fsys/8 as ADC clock
mov SADC1, a
mov a, 02h         ; setup PAS1 register to configure pin AN0
mov PAS1, a
mov a, 20h
mov SADC0, a       ; enable A/D converter and connect AN0 channel
                     ; to A/D converter

Start_conversion:
clr START          ; high pulse on START bit to initiate conversion
set START          ; reset A/D converter
clr START          ; start A/D converter
clr ADF           ; clear ADC interrupt request flag
set ADE           ; enable ADC interrupt
set EMI           ; enable global interrupt
:
:
; ADC interrupt service routine
ADC_ISR:
mov acc_stack, a   ; save ACC to user defined memory
mov a, STATUS
mov status_stack, a ; save STATUS to user defined memory
:
:
mov a, SADOL        ; read low byte conversion result value
mov SADOL_buffer, a ; save result to user defined register
mov a, SADOH        ; read high byte conversion result value
mov SADOH_buffer, a ; save result to user defined register
:
:
EXIT_INT_ISR:
mov a, status_stack
mov STATUS, a        ; restore STATUS from user defined memory
mov a, acc_stack
reti                ; restore ACC from user defined memory


```

## UART 接口


该单片机具有一个全双工或半双工的异步串行通信接口 – UART，可以很方便的与其它具有串行口的芯片通信。UART 具有许多功能特性，发送或接收串行数据时，将数据组成一个 8 位或 9 位的数据块，连同数据特征位一并传输。具有检测数据覆盖或帧错误等功能。UART 功能占用一个内部中断向量，当接收到数据或数据发送结束，触发中断。

内置的 UART 功能包含以下特性：

- 全双工或半双工 ( 单线模式 ) 通用异步接收器 / 发送器
- 8 位或 9 位传输格式
- 奇校验、偶校验、Mark 校验、Space 校验或无校验
- 接收器可配置 1 位或 2 位停止位
- 发送器固定为 2 位停止位
- 16 位预分频的波特率发生器
- 奇偶、帧、噪声和溢出检测
- 支持地址检测中断 ( 最后一位 = 1 )
- 独立的发送和接收使能
- 4-byte FIFO 接收缓冲器
- 1-byte FIFO 发送缓冲器
- RX/TX 引脚唤醒功能
- 发送和接收中断
- 中断可由下列条件触发：
  - ◆ 发送器为空
  - ◆ 发送器空闲
  - ◆ 接收器达到 FIFO 触发等级
  - ◆ 接收完成
  - ◆ 接收器溢出
  - ◆ 地址检测



UART 数据传输方框图 – SWM=0



UART 数据传输方框图 – SWM=1

## UART 外部引脚

内部 UART 有两个外部引脚 TX 和 RX/TX，可与外部串行接口进行通信。TX 和 RX/TX 与 I/O 口或其它功能共用引脚。在使用 UART 功能前，应先通过相应的引脚共用功能选择寄存器，选择 TX 和 RX/TX 引脚功能。当 UARTEN、TXEN 和 RXEN 位置高时，将自动设置这些 I/O 脚或其它共用功能脚作为发送输出和接收输入。此时，用作发送输出的引脚其内部上拉电阻会被除能，而用作接收输入的引脚其内部上拉电阻由相应的上拉电阻控制位控制。当 UARTEN、TXEN 或 RXEN 位清零除能 TX 或 RX/TX 引脚功能后，TX 或 RX/TX 引脚将处于浮空状态。这时 TX 或 RX/TX 引脚是否连接内部上拉电阻是由相应的 I/O 上拉电阻控制位决定的。

## UART 单线模式

UART 功能支持单线模式通信，通过 UCR3 寄存器中的 SWM 位选择。当设置该位为高时，UART 功能将工作在单线模式。在单线模式下，单个 RX/TX 引脚通过相关控制位的不同设置即可完成数据的发送与接收。设置 RXEN 位为高，RX/TX 引脚用作接收引脚。将 RXEN 位清零，同时设置 TXEN 位为高，RX/TX 引脚将作为发送引脚。

在单线模式下建议不要将 RXEN 位和 TXEN 位同时设置为高。若 RXEN 位和 TXEN 位同时为高，RXEN 位具有更高的优先级，此时 UART 为接收器状态。

需特别注意的是，UART 章节所有内容是基于 UART 全双工通信来对 UART 功能进行描述，相关的说明除引脚的使用外，对半双工通信（单线模式）同样适用。在理解单线模式通信时，全双工通信中使用的 TX 引脚需取代为 RX/TX 引脚。

单线模式下，通过合理的软件配置，数据也可在 TX 引脚进行发送。因此数据可通过 RX/TX 和 TX 引脚输出。

## UART 数据传输方案

UART 数据传输方框图显示了 UART 的整体结构。需要发送的数据首先写入 TXR\_RXR 寄存器，接着此数据被传输到发送移位寄存器 TSR 中，然后在波特率发生器的控制下将 TSR 寄存器中数据一位位地移到 TX 引脚上，低位在前。TXR\_RXR 寄存器被映射到单片机的数据存储器中，而发送移位寄存器没有实际地址，所以发送移位寄存器不可直接操作。

数据在波特率发生器的控制下，低位在前高位在后，从外部引脚 RX/TX 进入接收移位寄存器 RSR。当数据接收完成，数据从接收移位寄存器移入可被用户程序操作的 TXR\_RXR 寄存器中。TXR\_RXR 寄存器被映射到单片机数据存储器中，而接收移位寄存器没有实际地址，所以接收移位寄存器不可直接操作。

需要注意的是，发送和接收都是共用同一个数据存储器地址的数据寄存器，即 TXR\_RXR 寄存器。

## UART 状态和控制寄存器

与 UART 功能相关的有九个寄存器。UCR3 寄存器的 SWM 位用于使能 / 除能 UART 单线模式。其它包括控制 UART 模块整体功能的 USR、UCR1、UCR2、UFCR 和 RxCNT 寄存器，控制波特率的 BRDH 和 BRDL 寄存器，管理发送和接收数据的数据寄存器 TXR\_RXR。

寄存器名称	位							
	7	6	5	4	3	2	1	0
USR	PERR	NF	FERR	OERR	RIDLE	RXIF	TIDLE	TXIF
UCR1	UARTEN	BNO	PREN	PRT1	PRT0	TXBRK	RX8	TX8
UCR2	TXEN	RXEN	STOPS	ADDEN	WAKE	RIE	TIIE	TEIE
UCR3	—	—	—	—	—	—	—	SWM
TXR_RXR	TXRX7	TXRX6	TXRX5	TXRX4	TXRX3	TXRX2	TXRX1	TXRX0
BRDH	D7	D6	D5	D4	D3	D2	D1	D0
BRDL	D7	D6	D5	D4	D3	D2	D1	D0
UFCR	—	—	UMOD2	UMOD1	UMOD0	BRDS	RxFTR1	RxFTR0
RxCNT	—	—	—	—	—	D2	D1	D0

UART 寄存器列表

### • USR 寄存器

寄存器 USR 是 UART 的状态寄存器，可以通过程序读取。所有 USR 位是只读的。详细解释如下：

Bit	7	6	5	4	3	2	1	0
Name	PERR	NF	FERR	OERR	RIDLE	RXIF	TIDLE	TXIF
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	1	0	1	1

Bit 7      **PERR:** 奇偶校验出错标志位

- 0: 奇偶校验正确
- 1: 奇偶校验出错

PERR 是奇偶校验出错标志位。若 PERR=0，奇偶校验正确；若 PERR=1，接收到的数据奇偶校验出错。只有使能了奇偶校验，选择了校验类型（奇校验、偶校验、Mark 校验或 Space 校验），此位才有效。可使用软件清除该标志位，即先读取 USR 寄存器再读 TXR\_RXR 寄存器来清除此位。

Bit 6      **NF:** 噪声干扰标志位

- 0: 未检测到噪声
- 1: 检测到噪声

NF 是噪声干扰标志位。若 NF=0，没有受到噪声干扰；若 NF=1，UART 接收数据时受到噪声干扰。它与 RXIF 在同周期内置位，但不会与溢出标志位同时置位。可使用软件清除该标志位，即先读取 USR 寄存器再读 TXR\_RXR 寄存器将清除此标志位。

Bit 5	<b>FERR:</b> 帧错误标志位 0: 无帧错误发生 1: 有帧错误发生 FERR 是帧错误标志位。若 FERR=0, 没有帧错误发生; 若 FERR=1, 当前的数据发生了帧错误。可使用软件清除该标志位, 即先读取 USR 寄存器再读 TXR_RXR 寄存器来清除此位。
Bit 4	<b>OERR:</b> 溢出错误标志位 0: 无溢出错误发生 1: 有溢出错误发生 OERR 是溢出错误标志位, 表示接收缓冲器是否溢出。若 OERR=0, 没有溢出错误; 若 OERR=1, 发生了溢出错误, 它将禁止下一组数据的接收。可通过软件清除该标志位, 即先读取 USR 寄存器再读 TXR_RXR 寄存器将清除此标志位。
Bit 3	<b>RIDLE:</b> 接收状态标志位 0: 正在接收数据 1: 接收器空闲 RIDLE 是接收状态标志位。若 RIDLE=0, 正在接收数据; 若 RIDLE=1, 接收器空闲。在接收到停止位和下一个数据的起始位之间, RIDLE 被置位, 表明 UART 空闲, RX/TX 脚处于逻辑高状态。
Bit 2	<b>RXIF:</b> 接收寄存器状态标志位 0: TXR_RXR 寄存器为空 1: TXR_RXR 寄存器含有有效数据且达到接收 FIFO 触发等级 RXIF 是接收寄存器状态标志位。当 RXIF=0, TXR_RXR 寄存器为空; 当 RXIF =1, TXR_RXR 寄存器接收到新数据。当数据从移位寄存器加载到 TXR_RXR 寄存器中, 且达到接收 FIFO 触发等级, 如果 UCR2 寄存器中的 RIE=1, 则会触发中断。当接收数据时检测到一个或多个错误时, 相应的标志位 NF、FERR 或 PERR 会在同一周期内置位。读取 USR 寄存器再读 TXR_RXR 寄存器, 如果 TXR_RXR 寄存器中没有新的数据, 那么将清除 RXIF 标志。
Bit 1	<b>TIDLE:</b> 数据发送完成标志位 0: 数据传输中 1: 无数据传输 TIDLE 是数据发送完成标志位。若 TIDLE=0, 数据传输中。当 TXIF=1 且数据发送完毕或者暂停字被发送时, TIDLE 置位。TIDLE=1, TX 引脚空闲且处于逻辑高状态。读取 USR 寄存器再写 TXR_RXR 寄存器将清除 TIDLE 位。数据字符或暂停字就绪时, 不会产生该标志位。
Bit 0	<b>TXIF:</b> 发送数据寄存器 TXR_RXR 状态位 0: 数据还没有从缓冲器加载到移位寄存器中 1: 数据已从缓冲器加载到移位寄存器中 ( TXR_RXR 数据寄存器为空 ) TXIF 是发送数据寄存器为空标志位。若 TXIF=0, 数据还没有从缓冲器加载到移位寄存器中; 若 TXIF=1, 数据已从缓冲器中加载到移位寄存器中。读取 USR 存器再写 TXR_RXR 寄存器将清除 TXIF。当 TXEN 被置位, 由于发送缓冲器未满, TXIF 也会被置位。

### • UCR1 寄存器

UCR1、UCR2 和 UCR3 是 UART 的三个控制寄存器，用来定义各种 UART 功能，例如 UART 的使能与除能、奇偶校验控制和传输数据的长度以及单线模式通信等等。详细解释如下：

Bit	7	6	5	4	3	2	1	0
Name	UARTEN	BNO	PREN	PRT1	PRT0	TXBRK	RX8	TX8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	W
POR	0	0	0	0	0	0	x	0

“x”：未知

- Bit 7      **UARTEN:** UART 功能使能位  
 0: UART 除能, TX 和 RX/TX 脚处于浮空状态  
 1: UART 使能, TX 和 RX/TX 脚作为 UART 功能引脚  
 此位为 UART 的使能位。UARTEN=0, UART 除能, RX/TX 和 TX 处于浮空状态; UARTEN=1, UART 使能, TX 和 RX/TX 将分别由 TXEN 和 RXEN 控制。  
 当 UART 被除能将清除缓冲器, 所有缓冲器中的数据将被忽略, 另外波特率计数器、错误和状态标志位被复位, TXEN、RXEN、TXBRK、RXIF、OERR、FERR、PERR 和 NF 位以及 RxCNT 寄存器清零, 而 TIDLE、TXIF 和 RIDLE 置位, UCR1、UCR2、UCR3、UFCR、BRDH 和 BRDL 寄存器中的其它位保持不变。若 UART 工作时 UARLEN 清零, 所有发送和接收将停止, 模块也将复位成上述状态。当 UART 再次使能时, 它将在上次配置下重新工作。
- Bit 6      **BNO:** 数据传输位数选择位  
 0: 8-bit 数据传输  
 1: 9-bit 数据传输  
 BNO 是数据传输位数选择位。BNO=1, 传输数据为 9 位; BNO=0, 传输数据为 8 位。若选择了 9 位数据传输格式, RX8 和 TX8 将分别存储接收和发送数据的第 9 位。  
 需要注意的是, 若 BNO=1, 奇偶校验使能时, 数据的第 9 位为奇偶校验位, 不会传送到 RX8。若 BNO=0, 奇偶校验使能时, 数据的第 8 位为奇偶校验位, 不会传送到 TXR\_RXR.7。
- Bit 5      **PREN:** 奇偶校验使能位  
 0: 奇偶校验除能  
 1: 奇偶校验使能  
 此位为奇偶校验使能位。PREN=1, 使能奇偶校验; PREN=0, 除能奇偶校验。
- Bit 4~3    **PRT1~PRT0:** 奇偶校验选择位  
 00: 偶校验  
 01: 奇校验  
 10: Mark 校验  
 11: Space 校验  
 奇偶校验选择位。PRT[1:0]=00, 偶校验; PRT[1:0]=01, 奇校验; PRT[1:0]=10, Mark 校验, 校验位为 1; PRT[1:0]=11, Space 校验, 校验位为 0。
- Bit 2      **TXBRK:** 暂停字发送控制位  
 0: 没有暂停字要发送  
 1: 发送暂停字  
 TXBRK 是暂停字发送控制位。TXBRK=0, 没有暂停字要发送, TX 引脚正常操作; TXBRK=1, 将会发送暂停字, 发送器将发送逻辑 “0”。若 TXBRK 为高, 缓冲器中数据发送完毕后, 发送器输出将至少保持 13 位宽的低电平直至 TXBRK 复位。
- Bit 1      **RX8:** 接收 9-bit 数据传输格式中的第 9 位 (只读)  
 此位只有在传输数据为 9 位的格式中有效, 用来存储接收数据的第 9 位。BNO 是用来控制传输位数是 8 位还是 9 位。

Bit 0      **TX8:** 发送 9-bit 数据传输格式中的第 9 位 (只写)  
 此位只有在传输数据为 9 位的格式中有效，用来存储发送数据的第 9 位。BNO 是用来控制传输位数是 8 位还是 9 位。

### • UCR2 寄存器

UCR2 是 UART 的第二个控制寄存器，它的主要功能是控制发送器、接收器以及各种 UART 中断源的使能或除能。它也可用来选择接收器停止位的长度，使能接收唤醒和地址侦测。详细解释如下：

<b>Bit</b>	<b>7</b>	<b>6</b>	<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
Name	TXEN	RXEN	STOPS	ADDEN	WAKE	RIE	TIIE	TEIE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7      **TXEN:** UART 发送使能位  
 0: UART 发送除能  
 1: UART 发送使能  
 此位为发送使能位。TXEN=0，发送将被除能，发送器立刻停止工作。另外发送缓冲器将被复位，此时 TX 引脚将处于浮空状态。若 TXEN=1 且 UARLEN=1，则发送将被使能，TX 引脚将由 UART 来控制。在数据传输时清除 TXEN 将中止数据发送且复位发送器，此时 TX 引脚将处于浮空状态。
- Bit 6      **RXEN:** UART 接收使能位  
 0: UART 接收除能  
 1: UART 接收使能  
 此位为接收使能位。RXEN=0，接收将被除能，接收器立刻停止工作。另外接收缓冲器将被复位，此时 RX/TX 引脚将处于浮空状态。若 RXEN=1 且 UARLEN=1，则接收将被使能，RX/TX 引脚将由 UART 来控制。在数据传输时清除 RXEN 将中止数据接收且复位接收器，此时 RX/TX 引脚将处于浮空状态。
- Bit 5      **STOPS:** 接收器停止位的长度选择位  
 0: 有一位停止位  
 1: 有两位停止位  
 此位用来设置接收器停止位的长度。STOPn=1，有两位停止位；STOPn=0，只有一位停止位。发送器固定使用两位停止位。
- Bit 4      **ADDEN:** 地址检测使能位  
 0: 地址检测除能  
 1: 地址检测使能  
 此位为地址检测使能和除能位。ADDEN=1，地址检测使能，此时数据的第 8 位(BNO=0)或第 9 位(BNO=1)为高，那么接收到的是地址而非数据。若相应的中断使能且接收到的值最高位为 1，那么中断请求标志将被置位，若地址检测功能使能且最高位为 0，那么将不会产生中断且收到的数据也会被忽略。
- Bit 3      **WAKE:** RX/TX 脚下降沿唤醒 UART 功能使能位  
 0: RX/TX 脚下降沿唤醒 UART 功能除能  
 1: RX/TX 脚下降沿唤醒 UART 功能使能  
 此位用于控制 RX/TX 引脚下降沿时是否唤醒 UART 功能。此位仅当 UART 时钟源 f<sub>H</sub> 关闭时有效。若 UART 时钟源 f<sub>H</sub> 还开启，则 RX/TX 引脚唤醒 UART 功能无效。若此位置高且 UART 时钟源 f<sub>H</sub> 关闭，当 RX/TX 引脚发生下降沿时会产生 UART 唤醒请求。若相应的中断使能，将产生 RX/TX 引脚唤醒 UART 的中断，以告知单片机使其通过应用程序开启 UART 时钟源 f<sub>H</sub>，从而唤醒 UART 功能。否则，若此位为低，即使 RX/TX 引脚发生下降沿也无法恢复 UART 功能。
- Bit 2      **RIE:** 接收中断使能位  
 0: 接收中断除能  
 1: 接收中断使能  
 此位为接收中断使能或除能位。若 RIE=1，当 OERR 或 RXIF 置位时，UART 的中断请求标志置位；若 RIE=0，UART 中断请求标志不受 OERR 和 RXIF 影响。

Bit 1	<b>TIIE:</b> 发送器空闲中断使能位 0: 发送器空闲中断除能 1: 发送器空闲中断使能 此位为发送器空闲中断的使能或除能位。若 TIIE=1, 当发送器空闲触发 TIDLE 置位时, UART 的中断请求标志置位; 若 TIIE=0, UART 中断请求标志不受 TIDLE 的影响。
Bit 0	<b>TEIE:</b> 发送寄存器为空中断使能位 0: 发送寄存器为空中断除能 1: 发送寄存器为空中断使能 此位为发送寄存器为空中断的使能或除能位。若 TEIE=1, 当发送器为空触发 TXIF 置位时, UART 的中断请求标志置位; 若 TEIE=0, UART 中断请求标志不受 TXIF 的影响。

#### • UCR3 寄存器

UCR3 寄存器用于使能 UART 单线模式通信。顾名思义, 在单线模式下 UART 只需要使用一条线, RX/TX, 在 UCR2 寄存器中的 RXEN 和 TXEN 位控制下即可完成通信。

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	SWM
R/W	—	—	—	—	—	—	—	R/W
POR	—	—	—	—	—	—	—	0

Bit 7~1 未定义, 读为“0”

Bit 0 **SWM:** 单线模式使能控制位

0: 除能, RX/TX 引脚仅用于 UART 接收功能

1: 使能, RX/TX 引脚在 RXEN 和 TXEN 位控制下可用于 UART 接收或发送功能

注意, 单线模式使能, 若将 RXEN 和 TXEN 位同时设置为高, RX/TX 引脚仅用作接收功能。

#### • TXR\_RXR 寄存器

TXR\_RXR 是一个数据寄存器, 用来存储 TX 引脚将要发送或 RX/TX 引脚正在接收的数据。

Bit	7	6	5	4	3	2	1	0
Name	TXRX7	TXRX6	TXRX5	TXRX4	TXRX3	TXRX2	TXRX1	TXRX0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	x	x	x	x	x	x	x	x

“x” : 未知

Bit 7~0 **TXRX7~TXRX0:** UART 发送 / 接收数据位 bit 7 ~ bit 0

#### • BRDH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0:** 波特率分频器高字节

波特率分频器 BRD (BRDH/BRDL) 用来定义 UART 时钟的分频比率。

波特率 =  $f_{\text{H}}/(BRD+UMOD/8)$

BRD=16~65535 或 8~65535, 取决于 BRDS

- 注：1. 当 BRDS=0 时，BRD 值不应小于 16；当 BRDS=1 时，BRD 值不应小于 8，否则可能发生错误。  
 2. 必须先对 BRDL 写值，再对 BRDH 写值，否则可能发生错误。  
 3. 不可在数据传输过程中修改 BRDH 寄存器。

### ● BRDL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 波特率分频器低字节

波特率分频器 BRD (BRDH/BRDL) 用来定义 UART 时钟的分频比率。

$$\text{波特率} = f_H / (\text{BRD} + \text{UMOD}/8)$$

BRD=16~65535 或 8~65535，取决于 BRDS

注：1. 当 BRDS=0 时，BRD 值不应小于 16；当 BRDS=1 时，BRD 值不应小于 8，否则可能发生错误。

2. 必须先对 BRDL 写值，再对 BRDH 写值，否则可能发生错误。

3. 不可在数据传输过程中修改 BRDL 寄存器。

### ● UFCR 寄存器

UFCR 寄存器是 FIFO 控制寄存器，用于 UART 调制控制、BRD 范围选择、RXIF 和中断的触发字节数选择。

Bit	7	6	5	4	3	2	1	0
Name	—	—	UMOD2	UMOD1	UMOD0	BRDS	RxFTR1	RxFTR0
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6      未定义，读为“0”

Bit 5~3      **UMOD2~UMOD0:** UART 调制控制位

该调制控制位用于校正接收到的或发送出的 UART 信号的波特率。这几位决定是否应该在一个 UART 位时间内加入额外的 UART 时钟周期。每个 UART 位时间 UMOD2~UMOD0 将被加入到内部累加器中。直到进位到 bit 3，对应的 UART 位时间增加一个 UART 时钟周期。

Bit 2      **BRDS:** BRD 范围选择

0: BRD=16~65535

1: BRD=8~65535

BRDS 位用于控制 UART 位时间内的采样点。若 BRDS=0，则在一个 UART 位时间内采样点为  $\text{BRD}/2$ 、 $\text{BRD}/2+1\times f_H$  和  $\text{BRD}/2+2\times f_H$ 。若 BRDS=1，则在一个 UART 位时间内采样点为  $\text{BRD}/2-1\times f_H$ 、 $\text{BRD}/2$ 、 $\text{BRD}/2+2\times f_H$ 。

需注意，不可在数据传输过程中修改 BRDS 位。

Bit 1~0      **RxFTR1~RxFTR0:** 接收器 FIFO 触发等级 (字节数)

00: 接收器 FIFO 中有 4 个字节

01: 接收器 FIFO 中有 1 个以上字节

10: 接收器 FIFO 中有 2 个以上字节

11: 接收器 FIFO 中有 3 个以上字节

对于接收器，这几位用于定义接收器 FIFO 中接收到的数据字节数，达到设定字节数将触发 RXIF 位置高，若 RIE 位使能，还将产生一个中断。为防止 OERR 置位，用户可配置接收器 FIFO 达 2 个字节时触发中断，避免超出 4 个字节无法由程序及时处理的溢出状态。复位后接收器 FIFO 为空。

### ● RxCNT 寄存器

RxCNT 寄存器是一个计数器，用来表示未被 MCU 读取的接收器 FIFO 中接收的数据字节数。这个寄存器是只读的。

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	D2	D1	D0
R/W	—	—	—	—	—	R	R	R
POR	—	—	—	—	—	0	0	0

Bit 7~3 未定义，读为“0”

Bit 2~0 **D2~D0:** 接收器 FIFO 计数器

RxCNT 寄存器是一个计数器，用来表示未被 MCU 读取的接收器 FIFO 中接收的数据字节数。当接收器 FIFO 接收到一个字节数据时，RxCNT 将自动加一；当 MCU 从接收器 FIFO 中读取一个字节数据时，RxCNT 将自动减一。如果接收器 FIFO 中有 4 个字节的数据，那么第 5 个数据将保存在移位寄存器中。如果有第 6 个数据，第 6 个数据将保存在移位寄存器中。但是 RxCNT 的值仍然是 4。当复位发生或 UARTEN=1 时，RxCNT 将被清零。这个寄存器是只读的。

## 波特率发生器

UART 自身具有一个波特率发生器，通过它可以设定数据传输速率。波特率是由一个独立的内部 16 位计数器产生，它由 BRDH/BRDL 寄存器和 UART 调制控制位 UMOD2~UMOD0 来控制。为防止接收器波特率出现频率累积误差，建议使用 2 位停止位，使每一帧数据完成接收后重新同步。如果由 UART 时钟  $f_H$  生成所需的波特率 BR，则：

$$f_H/BR = \text{整数部分} + \text{小数部分}$$

整数部分载入 BRD (BRDH/BRDL)，小数部分乘以 8，四舍五入后载入 UMOD 位，如下：

$$BRD = \text{TRUNC}(f_H/BR)$$

$$UMOD = \text{ROUND}[\text{MOD}(f_H/BR) \times 8]$$

因此，实际波特率如下：

$$\text{波特率} = f_H/[BRD+(UMOD/8)]$$

## 波特率和误差的计算

若选用 4MHz 时钟频率且期望的波特率为 230400，计算 BRDH/BRDL 寄存器的值，实际波特率和误差。

根据上述公式， $BRD = \text{TRUNC}(f_H/BR) = \text{TRUNC}(17.36111) = 17$

$$UMOD = \text{ROUND}[\text{MOD}(f_H/BR) \times 8] = \text{ROUND}(0.36111 \times 8) = \text{ROUND}(2.88888) = 3$$

$$\text{实际波特率} = f_H/[BRD+(UMOD/8)] = 230215.83$$

$$\text{因此，误差} = (230215.83 - 230400)/230400 = -0.08\%$$

## 调制控制范例

为了得到 UART 调制控制位 UMOD2~UMOD0 的最佳拟合位序列，可以采用以下算法：首先，将理论除法因子的小数部分乘以 8。然后将结果四舍五入，并写入 UMOD2~UMOD0 位。每个 UART 位时间 UMOD2~UMOD0 将被加入到内部累加器中。直到进位到 bit 3，对应的 UART 位时间增加一个 UART 时钟周期。下面以之前计算的小数 0.36111 为例来做说明： $UMOD[2:0] = \text{ROUND}(0.36111 \times 8) = 011b$ 。


小数叠加	进位到 Bit 3	UART 位时间序列	额外的 UART 时钟周期
0000b+0011b=0011b	No	起始位	No
0011b+0011b=0110b	No	D0	No
0110b+0011b=1001b	Yes	D1	Yes
1001b+0011b=1100b	No	D2	No
1100b+0011b=1111b	No	D3	No
1111b+0011b=0010b	Yes	D4	Yes
0010b+0011b=0101b	No	D5	No
0101b+0011b=1000b	Yes	D6	Yes
1000b+0011b=1011b	No	D7	No
1011b+0011b=1110b	No	校验位	No
1110b+0011b=0001b	Yes	停止位	Yes

### 波特率校正范例

下图为一个使用 UART 时钟  $f_H$  生成的波特率为 230400 的示例，数据格式是：8 位数据位，奇偶校验使能，无地址位，2 位停止位。

下图显示了三个不同的帧：

- 上帧为准确帧，位长为 17.36 个  $f_H$  时钟周期 ( $400000/230400=17.36$ )。
- 中间帧采用粗略估计，位长为 17 个  $f_H$  时钟周期。
- 下帧显示的是校正后的帧，采用 UART 调制控制位 UMOD2~UMOD0 的最佳拟合算法。



### UART 模块的设置与控制

UART 采用标准的不归零码传输数据，这种方法通常被称为 NRZ 法。它由 1 位起始位，8 位或 9 位数据位和 1 位或者两位停止位组成。奇偶校验是由硬件自动完成的，可设置成奇校验、偶校验、Mark 校验、Space 校验或无校验。常用的数据传输格式由 8 位数据位，1 位停止位，无校验组成，用 8、N、1 表示，它是系统上电的默认格式。数据位数和奇偶校验由 UCR1 寄存器的 BNO、PRT1~PRT0 和 PREN 设定。发送器固定使用 2 位停止位，接收器停止位数由 STOPS 设定。用于数据发送和接收的波特率由一个内部的 16 位波特率发送器

产生，数据传输时低位在前高位在后。尽管 UART 发送器和接收器在功能上相互独立，但它们使用相同的数据传输格式和波特率，在任何情况下，停止位是必须的。

### UART 的使能和除能

UART 是由 UCR1 寄存器的 UARTEN 位来使能和除能的。若 UARTEN、TXEN 和 RXEN 都为高，则 TX 和 RX/TX 分别为 UART 的发送端口和接收端口。若没有数据发送，TX 引脚默认状态为高电平。

UARTEN 清零将除能 TX 和 RX/TX，通过设置相关引脚共用控制位，这两个引脚可用作普通 I/O 口或其它引脚共用功能。当 UART 被除能时将清空缓冲器，所有缓冲器中的数据将被忽略，另外一些使能控制、错误标志和状态标志将被复位，如 TXEN、RXEN、TXBRK、RXIF、OERR、FERR、PERR 和 NF 位以及 RxCNT 寄存器清零，而 TIDLE、TXIF 和 RIDLE 置位，UCR1、UCR2、UCR3、UFCR、BRDH 和 BRDL 寄存器中的其它位保持不变。若 UART 工作时 UARTEN 清零，所有发送和接收将停止，UART 也将复位成上述状态。当 UART 再次使能时，它将在上次配置下重新工作。


### 数据位、停止位位数以及奇偶校验的选择

数据传输格式由数据长度、是否校验、校验类型、地址位以及停止位长度组成。它们都是由 UCR1 和 UCR2 寄存器的各个位控制的。BNO 决定数据传输是 8 位还是 9 位；PRT1~PRT0 决定校验类型；PREN 决定是否选择奇偶校验、Mark 校验或者 Space 校验；而 STOPS 决定接收器选用 1 位还是 2 位停止位，发送器则固定使用 2 位停止位。下表列出了各种数据传输格式。若地址检测功能使能，地址位，即数据字节的最高位，用来确定此帧是地址还是数据。停止位的长度和数据位的长度无关，且只有接收器需设置停止位长度。发送器固定使用 2 位停止位。

起始位	数据位	地址位	校验位	停止位
<b>8 位数据位</b>				
1	8	0	0	1 或 2
1	7	0	1	1 或 2
1	7	1	0	1 或 2
<b>9 位数据位</b>				
1	9	0	0	1 或 2
1	8	0	1	1 或 2
1	8	1	0	1 或 2

### 发送和接收数据格式

下图是传输 8 位和 9 位数据的波形。



## UART 发送器

UCR1 寄存器的 BNO 位是控制数据传输的长度。BNO=1 其长度为 9 位，第 9 位 MSB 存储在 UCR1 寄存器的 TX8 中。发送器的核心是发送移位寄存器 TSR，它的数据由发送寄存器 TXR\_RXR 提供，应用程序只须将发送数据写入 TXR\_RXR 寄存器。上组数据的停止位发出前，TSR 寄存器禁止写入。如果还有新的数据要发送，一旦停止位发出，待发数据将会从 TXR\_RXR 寄存器加载到 TSR 寄存器。TSR 不像其它寄存器一样映射到数据存储器，所以应用程序不能对其进行读写操作。TXEN=1，发送使能，但若 TXR\_RXR 寄存器没有数据或者波特率没有设置，发送器将不会工作。先写 TXR\_RXR 寄存器再置高 TXEN 也会触发发送。当发送器使能，若 TSR 寄存器为空，数据写入 TXR\_RXR 寄存器将会直接加载到 TSR 寄存器中。发送器工作时，TXEN 清零，发送器将立刻停止工作并且复位，此时通过设置相关引脚共用控制位，TX 引脚用作普通 I/O 口或其它引脚共用功能。

### 发送数据

当 UART 发送数据时，数据从移位寄存器中移到 TX 引脚上，其低位在前高位在后。在发送模式中，TXR\_RXR 寄存器在内部总线和发送移位寄存器间形成一个缓冲。如果选择 9 位数据传输格式，最高位 MSB 取自 UCR1 寄存器的 TX8。

发送器初始化可由如下步骤完成：

- 正确地设置 BNO、PRT1~PRT0、PREN 位以确定数据长度和校验类型，而停止位固定为 2 位。
- 设置 BRDH, BRDL 寄存器和 UMOD2~UMOD0 位，选择期望的波特率。
- 置高 TXEN，使能 UART 发送器且使 TX 作为 UART 的发送端。
- 读取 USR 寄存器，然后将待发数据写入 TXR\_RXR 寄存器。注意，此步骤会清除 TXIF 标志位。

如果要发送多个数据只需重复上一步骤。

当 TXIF=0 时，数据将禁止写入 TXR\_RXR 寄存器。可以通过以下步骤来清除 TXIF：

1. 读取 USR 寄存器
2. 写 TXR\_RXR 寄存器

只读标志位 TXIF 由 UART 硬件置位。若 TXIF=1，TXR\_RXR 寄存器为空，其它数据可以写入而不会覆盖之前的数据。若 TEIE=1，TXIF 标志位会产生中断。在数据传输时，写 TXR\_RXR 指令会将待发数据暂存在 TXR\_RXR 寄存器中，当前数据发送完毕后，待发数据被加载到发送移位寄存器中。当发送器空闲时，写 TXR\_RXR 指令会将数据直接加载到 TSR 寄存器中，数据传输立刻开始且 TXIF 置位。当发送完停止位或暂停帧后，表示一帧数据已发送完毕，此时 TIDLE 位将被置位。

可以通过以下步骤来清除 TIDLE：

1. 读取 USR 寄存器
2. 写 TXR\_RXR 寄存器

请注意，清除 TXIF 和 TIDLE 软件执行次序相同。

## 发送暂停字

若 TXBRK=1 且此状态保持时间超过  $[(BRD+1) \times t_H]$ , 且 TIDLE=1, 下一帧将会发送暂停字。它是由一个起始位、 $13 \times N$  ( $N=1, 2, \dots$ ) 位逻辑 0 组成。置位 TXBRK 将会发送暂停字, 而清除 TXBRK 将产生停止位, 传输暂停字不会产生中断。需要注意的是, 暂停字至少 13 位宽。若 TXBRK 持续为高, 那么发送器会一直发送暂停字; 当应用程序将 TXBRK 清零后, 发送器结束最后一帧暂停字的发送后接着发送两位停止位。最后一帧暂停字的结尾自动为高电平, 以确保下一帧数据起始位的检测。

## UART 接收器

UART 接收器支持 8 位或者 9 位数据接收。若 BNO=1, 数据长度为 9 位, 而最高位 MSB 存放在 UCR1 寄存器的 RX8 中。接收器的核心是串行移位寄存器 RSR。RX/TX 引脚上的数据送入数据恢复器中, 它在 16 倍波特率的频率下工作, 而串行移位器工作在正常波特率下。当在 RX/TX 引脚上检测到停止位, 若 TXR\_RXR 寄存器为空, 数据从 RSR 寄存器中加载到 TXR\_RXR 寄存器。RX/TX 引脚上的每一位数据会被采样三次以判断其逻辑状态。RSR 不像其它寄存器一样映射在数据存储器, 所以应用程序不能对其进行读写操作。

### 接收数据

当 UART 接收数据时, 数据低位在前高位在后, 连续地从 RX/TX 引脚进入移位寄存器。TXR\_RXR 寄存器在内部总线和接收移位寄存器间形成一个缓冲。TXR\_RXR 寄存器是一个四字节深度的 FIFO 缓冲器, 它能保存四字节数据的同时接收第五字节数据, 应用程序必须保证在接收完第五字节前读取 TXR\_RXR 寄存器, 否则忽略第五字节数据并且发生溢出错误。如需连续多帧数据传输, 强烈建议接收器使用 2 位停止位, 以避免接收器波特率频率累积误差造成的接收错误。

接收器的初始化可由如下步骤完成:

- 正确地设置 BNO、PRT1~PRT0、PREN 和 STOPS 位, 以确定数据长度、校验类型和停止位个数。
- 设置 BRDH、BRDL 寄存器以及 UMOD2~UMOD0 位, 选择期望的波特率。
- 置高 RXEN, 使能 UART 接收器且使 RX/TX 作为 UART 的接收端。

此时接收器被使能并检测起始位。

接收数据将会发生如下事件:

- 当 TXR\_RXR 寄存器中包含有效数据时, USR 寄存器中的 RXIF 位将会置位, 可以通过轮询 RxCNT 寄存器的内容来检查有效数据字节数。
- 数据从 RSR 寄存器加载到 TXR\_RXR 寄存器中, 并且达到接收器 FIFO 触发字节数, 若 RIE=1, 将产生中断。
- 若接收器检测到帧错误、噪声干扰错误、奇偶出错或溢出错误, 那么相应的错误标志位置位。

可以通过如下步骤来清除 RXIF:

1. 读取 USR 寄存器
2. 读取 TXR\_RXR 寄存器

## 接收暂停字

UART 接收任何暂停字都会当作帧错误处理。接收器只根据 BNO 位的设置外加一个或两个停止位来确定一帧数据的长度。若暂停字位数大于 BNO 位指定的长度外加一个或两个停止位，接收器认为接收已完毕，RXIF 和 FERR 置位，TXR\_RXR 寄存器清 0，若相应的中断允许且 RIDLE 为高将会产生中断。暂停字只会被认为包含信息 0 且会置位 FERR 标志位。如果检测到较长的暂停信号，接收器会将此信号视为包含一个起始位、数据位和无效的停止位的数据帧并且置位 FERR 标志位。在下个开始位到来之前，接收器必须等待一个或两个有效的停止位。接收器不会假定线上的暂停信号是下一个开始位。暂停字将会加载到缓冲器中，在接收到停止位前不会再接收数据，没有检测到停止位也会置位只读标志位 RIDLE。

UART 接收到暂停字会产生以下事件：

- 帧错误标志位 FERR 置位。
- TXR\_RXR 寄存器清零。
- OERR、NF、PERR、RIDLE 或 RXIF 可能会置位。

## 空闲状态

当 UART 接收数据时，即在起初位和停止位之间，USR 寄存器的接收状态标志位 RIDLE 清零。在停止位和下一帧数据的起始位之间，RIDLE 被置位，表示接收器空闲。

## 接收中断

USR 寄存器的只读标志位 RXIF 由接收器的边沿触发置位。若 RIE=1，数据从移位寄存器 RSR 加载到 TXR\_RXR 寄存器时产生中断，同样地，溢出也会产生中断。

如有其他子程序被调用且执行时间大于 UART 接收五帧数据的时间，若子程序执行期间无法及时读取 UART 接收数据，则需提前将 RXEN 清零，暂停接收数据；若子程序执行期间无法及时响应 UART 中断处理溢出错误，则需确保执行子程序时 EMI 与 RXEN 都是关闭的，子程序执行完成后，再开启 EMI 与 RXEN，继续接收 UART 数据。

## 接收错误处理

UART 会产生几种接收错误，下面部分将描述各错误以及怎样处理。

### 溢出 – OERR 标志

TXR\_RXR 寄存器是一个四字节深度的 FIFO 缓冲器，它能保存四字节数据的同时接收第五字节数据，应用程序必须保证在接收完第五字节前读取 TXR\_RXR 寄存器，否则发生溢出错误。

产生溢出错误时将会发生以下事件：

- USR 寄存器中 OERR 被置位。
- TXR\_RXR 寄存器中数据不会丢失。
- RSR 寄存器数据将会被覆盖。
- 若 RIE=1，将会产生中断。

当 OERR 位被设为“1”时，用户需要立即读取五帧数据（四层接收缓冲器与移位寄存器数据），避免无法预期的错误发生，例如 UART 无法再接收数据。如果发生上述错误，可将 RXEN 清为“0”再设为“1”，重新接收数据。

若要将 OERR 清零，先读取 USR 寄存器再读取 TXR\_RXR 寄存器即可。

#### 噪声干扰 – NF 标志

数据恢复时多次采样可以有效的鉴别出噪声干扰。当检测到数据受到噪声干扰时将会发生以下事件：

- 在 RXIF 上升沿，USR 寄存器中只读标志位 NF 置位。
  - 数据从 RSR 寄存器加载到 TXR\_RXR 寄存器中。
  - 不产生中断，但此位置位发生在 RXIF 置位产生中断的同周期内。
- 先读取 USR 寄存器再读取 TXR\_RXR 寄存器可将 NF 清零。

#### 帧错误 – FERR 标志

若在停止位上检测到 0，USR 寄存器中只读标志 FERR 置位。若选择两位停止位，此两位都必须为高，否则将置位 FERR。此标志位同接收的数据分别记录在 USR 寄存器和 TXR\_RXR 寄存器中，此标志位可被任何复位清零。

#### 奇偶校验错误 – PERR 标志


若接收到数据出现奇偶校验错误，USR 寄存器中只读标志 PERR 置位。只有使能了奇偶校验，选择了校验类型，此标志位才有效。此标志位同接收的数据分别记录在 USR 寄存器和 TXR\_RXR 寄存器中，此标志位可被任何复位清零。注意，在读取相应的数据之前必须先访问 USR 寄存器中的 FERR 和 PERR 错误标志位。

### UART 模块中断结构

几个独立的 UART 条件可以产生一个 UART 中断。当条件满足时，会产生一个低脉冲信号。发送寄存器为空、发送器空闲、接收器达到 FIFO 触发字节数、溢出和地址检测和 RX/TX 引脚唤醒都会产生中断。若总中断使能位及相应的中断控制位使能且堆栈未满，程序将会跳转到相应的中断向量执行中断服务程序，而后再返回主程序。其中四种情况，若其 UCR2 寄存器中相应中断允许位被置位，则 USR 寄存器中对应中断标志位将产生 UART 中断。发送器相关的两个中断情况有各自对应的中断允许位，而接收器相关的两个中断情况共用一个中断允许位。这些允许位可用于禁止个别的 UART 中断源。

地址检测也是 UART 的中断源，它没有相应的标志位，若 UCR2 寄存器中 ADDENn=1，当检测到地址将会产生 UART 中断。RX/TX 引脚唤醒也可以产生 UART 中断，它没有相应的标志位，当 UART 时钟源 f<sub>H</sub> 关闭且 UCR2 中的 WAKE 和 RIE 位被置位，RX/TX 引脚上有下降沿时会产生 UART 中断。

注意，USR 寄存器标志位为只读状态，软件不能对其进行设置，和其它一些中断一样，在进入相应中断服务程序时也不能清除这些标志位。这些标志位仅在 UART 特定动作发生时才会自动被清除，详细解释见 UART 寄存器章节。整体 UART 中断的使能或除能可由中断控制寄存器中的相关中断使能控制位控制，以决定是否响应或屏蔽 UART 模块的中断请求。



UART 中断结构图

### 地址检测模式

置位 UCR2 寄存器中的 ADDEN 将启动地址检测模式。若此位为“1”，可产生接收数据有效中断，其请求标志位为 RXIF。若 ADDEN 有效，只有在接收到数据最高位为 1 才会产生中断，注意 URE 和 EMI 中断使能位也要使能才会产生中断。地址的最高位为第 9 位 (BNO=1) 或第 8 位 (BNO=0)，若此位为高，则接收到的是地址而非数据。只有接收的数据的最后一位为高才会产生中断。若 ADDEN 除能，每接收到一个有效数据便会置位 RXIF，而不用考虑数据的最后一位。地址检测和奇偶校验在功能上相互排斥，若地址检测模式使能，为了确保操作正确，必须将奇偶校验使能位清零以除能奇偶校验。

ADDEN	9th Bit (BNO=1) 8th Bit (BNO=0)	产生 UART 中断
0	0	√
	1	√
1	0	✗
	1	√

ADDEN 位功能

### UART 模块暂停和唤醒


UART 时钟  $f_H$  关闭后 UART 模块将停止运行。当传送数据时 UART 时钟  $f_H$  关闭，发送将停止直到 UART 模块时钟再次使能。同样地，当接收数据时单片机进入空闲或休眠模式，数据接收也会停止。当单片机进入空闲或休眠模式，USR、UCR1、UCR2、UCR3、UFCR、TXR\_RXR 以及 BRDH 和 BRDL 寄存器都不会受到影响。建议在单片机进入空闲或休眠模式前先确保数据发送或接收已完成。

UART 功能中包括了 RX/TX 引脚的唤醒功能，由 UCR2 寄存器中 WAKE 位控制。当单片机进入空闲或休眠模式且 UART 时钟  $f_H$  关闭时，若 WAKE 位与 UART 允许位 UARTEN、接收器允许位 RXEN 和接收器中断允许位 RIE 都被置位，则 RX/TX 引脚的下降沿可触发产生 RX/TX 引脚唤醒 UART 的中断。唤醒后系统需延时一段时间才能正常工作，在此期间，RX/TX 引脚上的任何数据将被忽略。

若要唤醒并产生 UART 中断，除了唤醒使能控制位和接收中断使能控制位需置位外，总中断使能位 EMI、多功能中断使能位 MFnE 和 UART 中断使能控制位 URE 也必须置位；若这三个控制位没有被置位，那么单片机将可以被唤醒但不会产生中断。同样唤醒后系统需一定的延时才能正常工作，然后才会产生 UART 中断。

## 循环冗余校验 – CRC

循环冗余校验 (CRC) 计算单元是一种错误检测技术测试算法，用于验证数据传输或存储数据的正确性。CRC 计算将数据流或数据块作为输入，并生成一个 16-bit 的输出余数。通常情况下，一个数据流带有 CRC 后缀码，当被发送或存储时该数据流可用作校验和。因此，被接收或重新存储的数据流都是通过上述相同的生成多项式计算得到的，详情见下方章节。



CRC 方框图

### CRC 寄存器

CRC 发生器包含了一个 8-bit CRC 数据输入寄存器 CRCIN 和 CRC 校验和寄存器对 CRCDH 和 CRCDL。CRCIN 寄存器用于输入新数据，而 CRCDH 和 CRCDL 寄存器用于保持前一个 CRC 计算结果。CRCCR 控制寄存器用于选择使用哪一个 CRC 生成多项式。

寄存器 名称	位							
	7	6	5	4	3	2	1	0
CRCIN	D7	D6	D5	D4	D3	D2	D1	D0
CRCDL	D7	D6	D5	D4	D3	D2	D1	D0
CRCDH	D15	D14	D13	D12	D11	D10	D9	D8
CRCCR	—	—	—	—	—	—	—	POLY

CRC 寄存器列表

#### • CRCIN 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      D7~D0: CRC 输入数据寄存器

### • CRCDL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D7~D0:** 16-bit CRC 校验和低字节数据寄存器

### • CRCDH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0      **D15~D8:** 16-bit CRC 校验和高字节数据寄存器

### • CRCCR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	POLY
R/W	—	—	—	—	—	—	—	R/W
POR	—	—	—	—	—	—	—	0

Bit 7~1      未定义，读为“0”

Bit 0      **POLY:** 16-bit CRC 生成多项式选择

0: CRC-CCITT:  $X^{16}+X^{12}+X^5+1$

1: CRC-16:  $X^{16}+X^{15}+X^2+1$

## CRC 操作

CRC 发生器提供了基于 CRC16 和 CCITT CRC16 多项式的 16-bit CRC 计算结果。在该 CRC 发生器中，仅有两个多项式可用于数值计算，不支持其它生成多项式的 16-bit CRC 计算结果。

下方两个表达式可用于 CRC 生成多项式，通过 CRCCR 控制寄存器中的 POLY 位选择。CRC 计算结果称为 CRC 校验和 CRCSUM，并存储于 CRC 校验和寄存器对 CRCDH 和 CRCDL 中。

• CRC-CCITT:  $X^{16}+X^{12}+X^5+1$

• CRC-16:  $X^{16}+X^{15}+X^2+1$

## CRC 计算

每次对 CRCIN 寄存器进行写操作，都会将存储在 CRCDH 和 CRCDL 寄存器对中的前一个 CRC 值和新的输入数据结合起来。CRC 单元计算 CRC 数据寄存器值是按字节进行的。CRC 校验和的计算需要一个 MCU 指令周期。

### CRC 计算步骤

1. 清除校验和寄存器对 CRCDH 和 CRCDL。
2. 对 8-bit 输入数据字节和 16-bit CRCSUM 高字节进行异或操作，其结果称为临时 CRCSUM。
3. 将临时 CRCSUM 值左移一位，并向最低有效位 LSB 填入“0”。

4. 检查在步骤 3 中完成移位后的临时 CRCSUM 值。

若 MSB 为“0”，则该移位后的临时 CRCSUM 将作为新的临时 CRCSUM。  
否则，对步骤 3 中移位后的临时 CRCSUM 和数据“8005H”进行异或操作。  
该操作结果将作为新的临时 CRCSUM。

应注意的是对于 CRC-16 多项式，用于异或操作的数据为“8005H”，而对于 CRC-CCITT 多项式用于异或操作的数据则为“1021H”。

5. 重复步骤 3 到步骤 4，直到输入数据字节的所有位都经过计算。

6. 重复步骤 2 到步骤 5，直到所有输入数据字节都经过计算。此时，最新的计算结果则为最终的 CRC 校验和 CRCSUM。

### CRC 计算范例

- 向 CRCIN 寄存器写入 1 个字节的输入数据，相应的 CRC 校验和将逐个被计算，如下表所示。

CRC 数据输入 CRC 多项式	00H	01H	02H	03H	04H	05H	06H	07H
CRC-CCITT ( $X^{16}+X^{12}+X^5+1$ )	0000H	1021H	2042H	3063H	4084H	50A5H	60C6H	70E7H
CRC-16 ( $X^{16}+X^{15}+X^2+1$ )	0000H	8005H	800FH	000AH	801BH	001EH	0014H	8011H

注：在每个 CRC 输入数据写入 CRCIN 寄存器之前，CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为“0”。

- 向 CRCIN 寄存器连续写入 4 个字节的输入数据，相应的 CRC 检验和连续列于下表。

CRC 数据输入 CRC 多项式	CRCIN=78h→56h→34h→12h
CRC-CCITT ( $X^{16}+X^{12}+X^5+1$ )	(CRCDH, CRCDL)=FF9FH→BBC3H→A367H→D0FAH
CRC-16 ( $X^{16}+X^{15}+X^2+1$ )	(CRCDH, CRCDL)=0110h→91F1h→F2DEh→5C43h

注：在连续的 CRC 数据输入操作之前，CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为“0”。

### 程序存储器 CRC 校验和计算范例

- 清除校验和寄存器对 CRCDH 和 CRCDL。
- 通过 CRCCR 寄存器中的 POLY 位选择 CRC-CCITT 或 CRC-16 多项式作为生成多项式。
- 执行表格读取指令，读取程序存储器数据值。
- 将表格数据低字节写入 CRCIN 寄存器，并结合当前 CRCSUM 值进行 CRC 计算。计算后将得到一个新的 CRCSUM 值并存储在 CRC 校验和寄存器对 CRCDH 和 CRCDL 中。
- 将表格数据高字节写入 CRCIN 寄存器，并结合当前 CRCSUM 值进行 CRC 计算。计算后将得到一个新的 CRCSUM 值并存储在 CRC 校验和寄存器对 CRCDH 和 CRCDL 中。
- 重复步骤 3 到步骤 5 以读取下一个程序存储器数据值并执行 CRC 计算，直到读取了所有的程序存储器数据，接着进行连续的 CRC 计算。计算后 CRC 校验和寄存器中的值为最终的 CRC 计算结果。

## 低电压检测 – LVD

此单片机具有低电压检测功能，即 LVD。该功能使能用于监测电源电压 V<sub>DD</sub>，或 LVDIN 输入电压，若低于一定值可提供一个警告信号。此功能在电池类产品中非常有用，在电池电压较低时产生警告信号。低电压检测也可产生中断信号。

### LVD 寄存器

低电压检测功能由 LVDC 寄存器控制。VLVD2~VLVD0 位用于选择 8 个固定电压中的一个参考点。LVDO 位被置位时低电压情况发生，若 LVDO 位为低表明 V<sub>DD</sub> 电压或 LVDIN 输入电压工作在当前所设置低电压水平值之上。LVDEN 位用于控制低电压检测功能的开启 / 关闭，设置此位为高使能此功能，反之，关闭内部低电压检测电路。低电压检测会有一定的功耗，在不使用时可考虑关闭此功能，此举在功耗要求严格的电池供电应用中值得考虑。

#### • LVDC 寄存器

<b>Bit</b>	<b>7</b>	<b>6</b>	<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
Name	—	—	LVDO	LVDEN	VBGGEN	VLVD2	VLVD1	VLVD0
R/W	—	—	R	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6 未定义，读为“0”

Bit 5 **LVDO:** LVD 输出标志位

0: 未检测到低电压

1: 检测到低电压

Bit 4 **LVDEN:** 低电压检测控制位

0: 除能

1: 使能

Bit 3 **VBGGEN:** Bandgap 缓冲器控制位

0: 除能

1: 使能

应注意，当 LVD 或 LVR 功能使能或此位置位时，Bandgap 电路使能。

Bit 2~0 **VLVD2~VLVD0:** 选择 LVD 电压位

000: V<sub>LVDIN</sub>≤1.23V

001: 2.2V

010: 2.4V

011: 2.7V

100: 3.0V

101: 3.3V


110: 3.6V

111: 4.0V

当这些位设置为 000 时，LVD 将 LVDIN 引脚输入电压和参考电压进行比较以监测 LVDIN 输入电压。当这些位设为 000 以外的其它值时，LVD 将电源电压跟所选参考电压进行比较以监测电源电压值。

### LVD 操作

低电压检测功能的工作原理是比较电源电压 V<sub>DD</sub> 或 LVDIN 输入电压与 LVDC 寄存器定义的预置电压值。预置电压范围为 1.23V~4.0V。当电源电压 V<sub>DD</sub> 或 LVDIN 输入电压低于预置电压值时，LVDO 位被置为高，表明低电压产生。低电压检测功能由一个自动使能的参考电压提供。当单片机处于休眠模式时，即使 LVDEN 位为高，低电压检测器除能。低电压检测器使能后，读取 LVDO 位前，电路稳定需要一定的延时 t<sub>LVDS</sub>。注意，V<sub>DD</sub> 电压或 LVDIN 输入电压可能上升或下降比较缓慢，在 V<sub>LVD</sub> 电压值附近时，LVDO 位可能有多种变化。



**LVD 操作**

低电压检测器也有自己的中断功能，它是除了轮询 LVDO 位之外的另一种检测低电压的方法。当低电压情况发生，即  $V_{DD}$  或 LVDIN 输入电压降至小于 LVD 预置电压值，LVDO 置位并延时  $t_{LVD}$  后，中断才会产生。此时中断请求标志位 LVF 将被置位触发产生中断请求，单片机将从空闲模式中被唤醒。若不要求低电压检测的唤醒功能使能，在单片机进入空闲模式前应将 LVF 标志置为高。

## 中断

中断是单片机一个重要功能。当外部事件或内部功能如定时器模块或 A/D 转换器有效，并且产生中断时，系统会暂时中止当前的程序而转到执行相对应的中断服务程序。此单片机提供多个外部中断和内部中断功能，外部中断由 INT0~INT1 引脚动作产生，而内部中断由各种内部功能，如定时器模块、时基、LVD、EEPROM、UART、电源线收发器之比较器和 A/D 转换器等产生。

### 中断寄存器

中断控制基本上是在一定单片机条件发生时设置请求标志位，应用程序中中断使能位的设置是通过位于特殊功能数据存储器中的一系列寄存器控制的。寄存器总的分为三类。第一类是 INTC0~INTC3 寄存器，用于设置基本的中断；第二类是 MFI1~MFI4 寄存器，用于设置多功能中断；最后一种是 INTEG 寄存器，用于设置外部中断边沿触发类型。

寄存器中含有中断控制位和中断请求标志位。中断控制位用于使能或除能各种中断，中断请求标志位用于存放当前中断请求的状态。它们都按照特定的模式命名，前面表示中断类型的缩写，紧接着中断号（可选），最后的字母“E”代表使能/除能位，“F”代表请求标志位。

功能	使能位	请求标志	注释
总中断	EMI	—	—
PLT 比较器	PLTCnE	PLTCnF	n=0~1
INTn 引脚	INTnE	INTnF	n=0~1
UART	URE	URF	—
LVD	LVE	LVF	—
多功能中断	MFnE	MFnF	n=0~4
A/D 转换器	ADE	ADF	—
EEPROM	DEE	DEF	—
PTMn	PTMnPE	PTMnPF	n=0~1
	PTMnAE	PTMnAF	

功能	使能位	请求标志	注释
CTMn	CTMnPE	CTMnPF	n=0~3
	CTMnAE	CTMnAF	
时基	TBnE	TBnF	n=0~1

## 中断寄存器位命名模式

寄存器 名称	位							
	7	6	5	4	3	2	1	0
INTEG	—	—	—	—	INT1S1	INT1S0	INT0S1	INT0S0
INTC0	—	INT1F	INT0F	PLTC0F	INT1E	INT0E	PLTC0E	EMI
INTC1	MF1F	MF0F	LVF	URF	MF1E	MF0E	LVE	URE
INTC2	TB0F	MF4F	MF3F	MF2F	TB0E	MF4E	MF3E	MF2E
INTC3	—	—	PLTC1F	TB1F	—	—	PLTC1E	TB1E
MFI0	—	—	DEF	ADF	—	—	DEE	ADE
MFI1	—	—	PTM0AF	PTM0PF	—	—	PTM0AE	PTM0PE
MFI2	—	—	PTM1AF	PTM1PF	—	—	PTM1AE	PTM1PE
MFI3	CTM1AF	CTM1PF	CTM0AF	CTM0PF	CTM1AE	CTM1PE	CTM0AE	CTM0PE
MFI4	CTM3AF	CTM3PF	CTM2AF	CTM2PF	CTM3AE	CTM3PE	CTM2AE	CTM2PE

## 中断寄存器列表

## • INTEG 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	INT1S1	INT1S0	INT0S1	INT0S0
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

Bit 7~4 未定义, 读为“0”

Bit 3~2 **INT1S1~INT1S0:** INT1 脚中断边沿控制位

- 00: 除能
- 01: 上升沿
- 10: 下降沿
- 11: 双沿

Bit 1~0 **INT0S1~INT0S0:** INT0 脚中断边沿控制位

- 00: 除能
- 01: 上升沿
- 10: 下降沿
- 11: 双沿

## • INTC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	INT1F	INT0F	PLTC0F	INT1E	INT0E	PLTC0E	EMI
R/W	—	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	0	0	0	0	0	0	0

Bit 7 未定义, 读为“0”

Bit 6 **INT1F:** INT1 中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 5	<b>INT0F:</b> INT0 中断请求标志位 0: 无请求 1: 中断请求
Bit 4	<b>PLTC0F:</b> PLT 比较器 0 中断请求标志位 0: 无请求 1: 中断请求
Bit 3	<b>INT1E:</b> INT1 中断控制位 0: 除能 1: 使能
Bit 2	<b>INT0E:</b> INT0 中断控制位 0: 除能 1: 使能
Bit 1	<b>PLTC0E:</b> PLT 比较器 0 中断控制位 0: 除能 1: 使能
Bit 0	<b>EMI:</b> 总中断控制位 0: 除能 1: 使能

#### ● INTC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	MF1F	MF0F	LVF	URF	MF1E	MF0E	LVE	URE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7	<b>MF1F:</b> 多功能中断 1 请求标志位 0: 无请求 1: 中断请求
Bit 6	<b>MF0F:</b> 多功能中断 0 请求标志位 0: 无请求 1: 中断请求
Bit 5	<b>LVF:</b> LVD 中断请求标志位 0: 无请求 1: 中断请求
Bit 4	<b>URF:</b> UART 中断请求标志位 0: 无请求 1: 中断请求
Bit 3	<b>MF1E:</b> 多功能中断 1 控制位 0: 除能 1: 使能
Bit 2	<b>MF0E:</b> 多功能中断 0 控制位 0: 除能 1: 使能
Bit 1	<b>LVE:</b> LVD 中断控制位 0: 除能 1: 使能
Bit 0	<b>URE:</b> UART 中断控制位 0: 除能 1: 使能

### • INTC2 寄存器

<b>Bit</b>	<b>7</b>	<b>6</b>	<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
Name	TB0F	MF4F	MF3F	MF2F	TB0E	MF4E	MF3E	MF2E
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7      **TB0F:** 时基 0 中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 6      **MF4F:** 多功能中断 4 请求标志位

- 0: 无请求
- 1: 中断请求

Bit 5      **MF3F:** 多功能中断 3 请求标志位

- 0: 无请求
- 1: 中断请求

Bit 4      **MF2F:** 多功能中断 2 请求标志位

- 0: 无请求
- 1: 中断请求

Bit 3      **TB0E:** 时基 0 中断控制位

- 0: 除能
- 1: 使能

Bit 2      **MF4E:** 多功能中断 4 中断控制位

- 0: 除能
- 1: 使能

Bit 1      **MF3E:** 多功能中断 3 中断控制位

- 0: 除能
- 1: 使能

Bit 0      **MF2E:** 多功能中断 2 中断控制位

- 0: 除能
- 1: 使能

### • INTC3 寄存器

<b>Bit</b>	<b>7</b>	<b>6</b>	<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
Name	—	—	PLTC1F	TB1F	—	—	PLTC1E	TB1E
R/W	—	—	R/W	R/W	—	—	R/W	R/W
POR	—	—	0	0	—	—	0	0

Bit 7~6      未定义, 读为“0”

Bit 5      **PLTC1F:** PLT 比较器 1 中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 4      **TB1F:** 时基 1 中断请求标志位

- 0: 无请求
- 1: 中断请求

Bit 3~2      未定义, 读为“0”

Bit 1      **PLTC1E:** PLT 比较器 1 中断控制位

- 0: 除能
- 1: 使能

Bit 0      **TB1E:** 时基 1 中断控制位

- 0: 除能
- 1: 使能

### ● MFI0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	DEF	ADF	—	—	DEE	ADE
R/W	—	—	R/W	R/W	—	—	R/W	R/W
POR	—	—	0	0	—	—	0	0

Bit 7~6 未定义, 读为“0”

Bit 5 **DEF:** 数据 EEPROM 中断请求标志位  
0: 无请求  
1: 中断请求

Bit 4 **ADF:** A/D 转换器中断请求标志位  
0: 无请求  
1: 中断请求

Bit 3~2 未定义, 读为“0”

Bit 1 **DEE:** 数据 EEPROM 中断控制位  
0: 除能  
1: 使能

Bit 0 **ADE:** A/D 转换器中断控制位  
0: 除能  
1: 使能

### ● MFI1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	PTM0AF	PTM0PF	—	—	PTM0AE	PTM0PE
R/W	—	—	R/W	R/W	—	—	R/W	R/W
POR	—	—	0	0	—	—	0	0

Bit 7~6 未定义, 读为“0”

Bit 5 **PTM0AF:** PTM0 比较器 A 匹配中断请求标志位  
0: 无请求  
1: 中断请求

Bit 4 **PTM0PF:** PTM0 比较器 P 匹配中断请求标志位  
0: 无请求  
1: 中断请求

Bit 3~2 未定义, 读为“0”

Bit 1 **PTMA0E:** PTM0 比较器 A 匹配中断控制位  
0: 除能  
1: 使能

Bit 0 **PTMP0E:** PTM0 比较器 P 匹配中断控制位  
0: 除能  
1: 使能

### ● MFI2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	PTM1AF	PTM1PF	—	—	PTM1AE	PTM1PE
R/W	—	—	R/W	R/W	—	—	R/W	R/W
POR	—	—	0	0	—	—	0	0

Bit 7~6 未定义, 读为“0”

Bit 5 **PTM1AF:** PTM1 比较器 A 匹配中断请求标志位  
0: 无请求  
1: 中断请求

Bit 4	<b>PTM1PF:</b> PTM1 比较器 P 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 3~2	未定义, 读为“0”
Bit 1	<b>PTMA1E:</b> PTM1 比较器 A 匹配中断控制位 0: 除能 1: 使能
Bit 0	<b>PTMP1E:</b> PTM1 比较器 P 匹配中断控制位 0: 除能 1: 使能

### ● MFI3 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CTM1AF	CTM1PF	CTM0AF	CTM0PF	CTM1AE	CTM1PE	CTM0AE	CTM0PE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7	<b>CTM1AF:</b> CTM1 比较器 A 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 6	<b>CTM1PF:</b> CTM1 比较器 P 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 5	<b>CTM0AF:</b> CTM0 比较器 A 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 4	<b>CTM0PF:</b> CTM0 比较器 P 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 3	<b>CTMA1E:</b> CTM1 比较器 A 匹配中断控制位 0: 除能 1: 使能
Bit 2	<b>CTMP1E:</b> CTM1 比较器 P 匹配中断控制位 0: 除能 1: 使能
Bit 1	<b>CTMA0E:</b> CTM0 比较器 A 匹配中断控制位 0: 除能 1: 使能
Bit 0	<b>CTMP0E:</b> CTM0 比较器 P 匹配中断控制位 0: 除能 1: 使能

### ● MFI4 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CTM3AF	CTM3PF	CTM2AF	CTM2PF	CTM3AE	CTM3PE	CTM2AE	CTM2PE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7	<b>CTM3AF:</b> CTM3 比较器 A 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 6	<b>CTM3PF:</b> CTM3 比较器 P 匹配中断请求标志位 0: 无请求 1: 中断请求

Bit 5	<b>CTM2AF:</b> CTM2 比较器 A 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 4	<b>CTM2PF:</b> CTM2 比较器 P 匹配中断请求标志位 0: 无请求 1: 中断请求
Bit 3	<b>CTMA3E:</b> CTM3 比较器 A 匹配中断控制位 0: 除能 1: 使能
Bit 2	<b>CTMP3E:</b> CTM3 比较器 P 匹配中断控制位 0: 除能 1: 使能
Bit 1	<b>CTMA2E:</b> CTM2 比较器 A 匹配中断控制位 0: 除能 1: 使能
Bit 0	<b>CTMP2E:</b> CTM2 比较器 P 匹配中断控制位 0: 除能 1: 使能


## 中断操作

若中断事件条件产生，如一个 TM 比较器 P、比较器 A 匹配或 A/D 转换结束等等，相关中断请求标志将置起。中断标志产生后程序是否会跳转至相关中断向量执行是由中断使能位的条件决定的。若使能位为“1”，程序将跳至相关中断向量中执行；若使能位为“0”，即使中断请求标志置起中断也不会发生，程序也不会跳转至相关中断向量执行。若总中断使能位为“0”，所有中断都将除能。

当中断发生时，下条指令的地址将被压入堆栈。相应的中断向量地址加载至 PC 中。系统将从此向量取下条指令。中断向量处通常为跳转指令，以跳转到相应的中断服务程序。中断服务程序必须以“RETI”指令返回至主程序，以继续执行原来的程序。

各个中断使能位以及相应的请求标志位，以优先级的次序显示在下图。一些中断源有自己的向量，但是有些中断却共用多功能中断向量。一旦中断子程序被响应，系统将自动清除 EMI 位，所有其它的中断将被屏蔽，这种方式可以防止任何进一步的中断嵌套。其它中断请求可能发生在此期间，虽然中断不会立即响应，但是中断请求标志位会被记录。

如果某个中断服务子程序正在执行时，有另一个中断要求立即响应，那么 EMI 位应在程序进入中断子程序后置位，以允许此中断嵌套。如果堆栈已满，即使此中断使能，中断请求也不会被响应，直到 SP 减少为止。如果要求立刻动作，则堆栈必须避免成为储满状态。请求同时发生时，执行优先级如下流程图所示。所有被置起的中断请求标志都可把单片机从休眠或空闲模式中唤醒，若要防止唤醒动作发生，在单片机进入休眠或空闲模式前应将相应的标志置起。



## PLT 比较器中断

PLT 比较器中断由电源线收发器电路的内部比较器控制。当 PLT 比较器 n 输出位状态改变，PLT 比较器 n 中断请求标志 PLTCnF 被置位，PLT 比较器 n 中断请求产生。若要跳转到相应中断向量地址，总中断控制位 EMI 和 PLT 比较器 n 中断使能位 PLTCnE 需先被置位。当中断使能，堆栈未满并且 PLT 比较器 n 输入产生一个比较器输出位变化时，将调用 PLT 比较器 n 中断向量子程序。当响应中断服务子程序时，PLT 比较器 n 中断请求标志位 PLTCnF 会自动复位且 EMI 位会被清零以除能其它中断。

## 外部中断

通过 INT0~INT1 引脚上的信号变化可控制外部中断。当触发沿选择位设置好触发类型，INT0~INT1 引脚的状态发生变化，外部中断请求标志 INT0F~INT1F 被置位时外部中断请求产生。若要跳转到相应中断向量地址，总中断控制位 EMI 和相应中断使能位 INT0E~INT1E 需先被置位。此外，必须使用 INTEG 寄存器使能外部中断功能并选择触发沿类型。外部中断引脚和普通 I/O 口共用，如果相应寄存器中的中断使能位被置位，并且通过引脚共用寄存器选择外部中断脚，此引脚将被作为外部中断脚使用。此时该引脚必须通过设置控制寄存器，将该引脚设置为输入口。当中断使能，堆栈未满并且外部中断脚状态改变，将调用外部中断向量子程序。当响应外部中断服务子程序时，中断请求标志位 INT0F~INT1F 会自动复位且 EMI 位会被清零以除能其它中断。注意，即使此引脚被用作外部中断输入，其上拉电阻选项仍保持有效。

寄存器 INTEG 被用来选择有效的边沿类型，来触发外部中断。可以选择上升沿还是下降沿或双沿触发都产生外部中断。注意 INTEG 也可以用来除能外部中断功能。

## UART 中断

UART 中断由几种 UART 条件来控制。当发送器数据寄存器为空、发送器空闲、接收器数据有效、接收器溢出、地址检测或 RX/TX 引脚唤醒发生，UART 中断请求标志 URF 被置位，UART 中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI 和 UART 中断使能位 URE 需先被置位。当中断使能，堆栈未满且以上任何一种情况发生时，将调用 UART 中断向量子程序。当响应中断服务子程序时，UART 中断请求标志 URF 自动清除，EMI 将被自动清零以除能其它中断。

注意，中断响应后，USR 寄存器里的标志位只有在对 UART 执行特定动作时才会被清零，详情请参考 UART 章节。

## LVD 中断

当低电压检测功能检测到一个低电压或低于 LVDIN 引脚的输入电压时，LVD 中断请求标志 LVF 被置位，LVD 中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI 和低电压中断使能位 LVE 需先被置位。当中断使能，堆栈未满且低电压条件发生时，将调用 LVD 中断向量子程序。当低电压中断响应，LVD 中断请求标志 LVF 自动清除，EMI 将被自动清零以除能其它中断。

## 多功能中断

该单片机中有四个多功能中断，与其它中断不同，这些中断没有独立源，但由其它现有的中断源构成，即 A/D 转换器中断、数据 EEPROM 中断、PTM 中断和 CTM 中断。

当多功能中断请求标志 MFnF 被置位，多功能中断请求产生。若要程序跳到相应的中断向量地址，总中断控制位 EMI、多功能中断使能位 MFnE 和中断源使能位需先被置位。当中断使能，堆栈未满，包括在多功能中断中的任意一个中断发生时，将调用相应的多功能中断向量子程序。当响应中断服务子程序时，多功能请求标志位 MFnF 会自动复位且 EMI 位会自动清零以除能其它中断。

但必须注意的是，在中断响应时，虽然多功能中断标志会自动复位，但多功能中断源的请求标志位不会自动复位，必须由应用程序清零。

## A/D 转换器中断

A/D 转换器中断包含于多功能中断。A/D 转换器中断由 A/D 转换动作的结束来控制。当 A/D 转换器中断请求标志 ADF 被置位，即 A/D 转换过程完成时，中断请求发生。当总中断使能位 EMI、A/D 中断使能位 ADE 和相关多功能中断使能位 MFnE 被置位，允许程序跳转到各自的中断向量地址。当中断使能，堆栈未满且 A/D 转换动作结束时，将调用 A/D 转换器中断向量子程序。当响应中断服务子程序时，EMI 位也会被清零以除能其它中断。只有多功能中断请求位会自动清零，A/D 转换器中断请求位 ADF 不会自动清零，必须通过应用程序清零。

## EEPROM 中断

EEPROM 中断包含于多功能中断。当擦 / 写周期结束，EEPROM 中断请求标志 DEF 被置位，EEPROM 中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI、EEPROM 中断使能位 DEE 和相关多功能中断使能位 MFnE 需先被置位。当中断使能，堆栈未满且 EEPROM 擦 / 写周期结束时，将调用对应多功能中断向量子程序。当 EEPROM 中断响应，EMI 位会被清零以除能其它中断。只有多功能中断请求标志位 MFnF 会自动清零，而 DEF 标志位不会自动清零，必须通过应用程序清零。

## TM 中断


简易型和周期型 TM 各有两个中断，分别来自比较器 P 和比较器 A 匹配。所有的 TM 中断都包含在多功能中断中。所有 TM 均带有两个中断请求标志位及两个使能位。当 TM 比较器 P、A 匹配情况发生时，相应 TM 中断请求标志被置位，TM 中断请求产生。

若要程序跳转到相应中断向量地址，总中断控制位 EMI，TM 中断使能位和多相关功能使能位 MFnE 需先被置位。当中断使能，堆栈未满且 TM 比较器匹配情况发生时，可跳转至相关多功能中断向量子程序中执行。当 TM 中断响应，EMI 位会被清零以除能其它中断。仅多功能中断标志位 MFnF 会被自动清零，TM 中断请求标志位需通过应用程序手动清零。

## 时基中断

时基中断提供一个固定周期的中断信号，由各自的定时器功能产生溢出信号控制。当各自的中断请求标志 TB0F~TB1F 被置位时，中断请求发生。当总中断使能位 EMI 和时基使能位 TB0E~TB1E 被置位，允许程序跳转到各自的中断向量地址。当中断使能，堆栈未满且时基溢出时，将调用它们各自的中断向量子程序。当响应中断服务子程序时，相应的中断请求标志位 TB0F~TB1F 会自动复位且 EMI 位会被清零以除能其它中断。

时基中断的目的是提供一个固定周期的中断信号，时钟源来自时钟源  $f_{PSC}$ 。时钟源  $f_{PSC}$  来自内部时钟源  $f_{SYS}$ 、 $f_{SYS}/4$  或  $f_{SUB}$ 。 $f_{PSC}$  输入时钟首先经过分频器，分频率由程序设置 TB0C~TB1C 寄存器相关位获取合适的分频值以提供更长的时基中断周期。相应的控制时基中断周期的时钟源可通过 PSCR 寄存器的 CLKSEL1~CLKSEL0 位选择。



### • PSCR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CLKSEL1	CLKSEL0
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义, 读为“0”

Bit 1~0 **CLKSEL1~CLKSEL0:** 预分频时钟源选择

- 00:  $f_{SYS}$
- 01:  $f_{SYS}/4$
- 1x:  $f_{SUB}$

### • TBnC 寄存器 (n=0~1)

Bit	7	6	5	4	3	2	1	0
Name	TBnON	—	—	—	—	TBn2	TBn1	TBn0
R/W	R/W	—	—	—	—	R/W	R/W	R/W
POR	0	—	—	—	—	0	0	0

Bit 7 **TBnON:** 时基 n 控制位

- 0: 除能
- 1: 使能

Bit 6~3 未定义, 读为“0”

Bit 2~0 **TBn2~TBn0:** 选择时基 n 溢出周期

- 000:  $2^8/f_{PSC}$
- 001:  $2^9/f_{PSC}$
- 010:  $2^{10}/f_{PSC}$
- 011:  $2^{11}/f_{PSC}$
- 100:  $2^{12}/f_{PSC}$
- 101:  $2^{13}/f_{PSC}$
- 110:  $2^{14}/f_{PSC}$
- 111:  $2^{15}/f_{PSC}$

## 中断唤醒功能

每个中断都具有将处于休眠或空闲模式的单片机唤醒的能力。当中断请求标志由低到高转换时唤醒动作产生, 其与中断是否使能无关。因此, 尽管单片机处于休眠或空闲模式且系统振荡器停止工作, 如有外部中断脚上产生外部边沿跳变, 低电压改变都可能导致其相应的中断标志被置位, 由此产生中断, 因此必须注意避免伪唤醒情况的发生。若中断唤醒功能被除能, 单片机进入休眠或空闲模式前相应中断请求标志应被置起。中断唤醒功能不受中断使能位的影响。

## 编程注意事项

通过禁止相关中断使能位, 可以屏蔽中断请求, 然而, 一旦中断请求标志位被设定, 它们会被保留在中断控制寄存器内, 直到相应的中断服务子程序执行或请求标志位被软件指令清除。

多功能中断中所含中断相应程序执行时, 多功能中断请求标志 MFnF 可以自动清零, 但各自的请求标志需在应用程序中手动清除。

建议在中断服务子程序中不要使用“CALL 子程序”指令。中断通常发生在不可预料的情况或是需要立刻执行的某些应用。假如只剩下一层堆栈且没有控制好中断, 当“CALL 子程序”在中断服务子程序中执行时, 将破坏原来的控制序列。

所有中断在休眠或空闲模式下都具有唤醒功能，当中断请求标志发生由低到高的转变时都可产生唤醒功能。若要避免相应中断产生唤醒动作，在单片机进入休眠或空闲模式前需先将相应请求标志置为高。

当进入中断服务程序，系统仅将程序计数器的内容压入堆栈，如果中断服务程序会改变状态寄存器或其它的寄存器的内容而破坏控制流程，应事先将这些数据保存起来。若从中断子程序中返回可执行 RET 或 RETI 指令。除了能返回至主程序外，RETI 指令还能自动设置 EMI 位为高，允许进一步中断。RET 指令只能返回至主程序，清除 EMI 位，除能进一步中断。


## 配置选项

配置选项在烧写程序时写入芯片。通过 HT-IDE 的软件开发环境，使用者在开发过程中可以选择配置选项。由于使用的是硬件工具将配置选项烧入单片机，之后无法再通过应用程序修改。所有的选项必须按系统的需要定义，具体内容可参考下表：

序号	选项
<b>振荡器选项</b>	
1	HIRC 频率选择 – $f_{HIRC}$ : 2MHz, 4MHz 或 8MHz

注：当 HIRC 通过配置选项选定表格中某个频率时，建议通过设置 HIRCC 寄存器中的 HIRC1 和 HIRC0 位选择频率时也选择相同频率，以确保更高的 HIRC 精准度，如交流电气特性所示。

## 应用电路



## 指令集

### 简介

任何单片机成功运作的核心在于它的指令集，此指令集为一组程序指令码，用来指导单片机如何去执行指定的工作。在 Holtek 单片机中，提供了丰富且灵活的指令，共超过六十条，程序设计者可以事半功倍地实现它们的应用。

为了更加容易理解各种各样的指令码，接下来按功能分组介绍它们。

### 指令周期

大部分的操作均只需要一个指令周期来执行。分支、调用或查表则需要两个指令周期。一个指令周期相当于四个系统时钟周期，因此如果在 8MHz 的系统时钟振荡器下，大部分的操作将在  $0.5\mu s$  中执行完成，而分支或调用操作则将在  $1\mu s$  中执行完成。虽然需要两个指令周期的指令通常指的是 JMP、CALL、RET、RETI 和查表指令，但如果牵涉到程序计数器低字节寄存器 PCL 也将多花费一个周期去加以执行。即指令改变 PCL 的内容进而导致直接跳转至新地址时，需要多一个周期去执行，例如“CLR PCL”或“MOV PCL, A”指令。对于跳转指令必须注意的是，如果比较的结果牵涉到跳转动作将多花费一个周期，如果没有则需一个周期即可。

### 数据的传送

单片机程序中数据传送是使用最为频繁的操作之一，使用三种 MOV 的指令，数据不但可以从寄存器转移至累加器（反之亦然），而且能够直接移动立即数到累加器。数据传送最重要的应用之一是从输入端口接收数据或传送数据到输出端口。

### 算术运算

算术运算和数据处理是大部分单片机应用所必需具备的能力，在 Holtek 单片机内部的指令集中，可直接实现加与减的运算。当加法的结果超出 255 或减法的结果少于 0 时，要注意正确的处理进位和借位的问题。INC、INCA、DEC 和 DECA 指令提供了对一个指定地址的值加一或减一的功能。

### 逻辑和移位运算

标准逻辑运算例如 AND、OR、XOR 和 CPL 全都包含在 Holtek 单片机内部的指令集中。大多数牵涉到数据运算的指令，数据的传送必须通过累加器。在所有逻辑数据运算中，如果运算结果为零，则零标志位将被置位，另外逻辑数据运用形式还有移位指令，例如 RR、RL、RRC 和 RLC 提供了向左或向右移动一位的方法。不同的移位指令可满足不同的应用需要。移位指令常用于串行端口的程序应用，数据可从内部寄存器转移至进位标志位，而此位则可被检验，移位运算还可应用在乘法与除法的运算组成中。

## 分支和控制转换

程序分支是采取使用 JMP 指令跳转至指定地址或使用 CALL 指令调用子程序的形式，两者之不同在于当子程序被执行完毕后，程序必须马上返回原来的地址。这个动作是由放置在子程序里的返回指令 RET 来实现，它可使程序跳回 CALL 指令之后的地址。在 JMP 指令中，程序则只是跳到一个指定的地址而已，并不需如 CALL 指令般跳回。一个非常有用的分支指令是条件跳转，跳转条件是由数据存储器或指定位来加以决定。遵循跳转条件，程序将继续执行下一条指令或略过且跳转至接下来的指令。这些分支指令是程序走向的关键，跳转条件可能是外部开关输入，或是内部数据位的值。

## 位运算

提供数据存储器中单个位的运算指令是 Holtek 单片机的特性之一。这特性对于输出端口位的设置尤其有用，其中个别的位或端口的引脚可以使用“SET [m].i”或“CLR [m].i”指令来设定其为高位或低位。如果没有这特性，程序设计师必须先读入输出口的 8 位数据，处理这些数据，然后再输出正确的数据。这种读入 - 修改 - 写出的过程现在则被位运算指令所取代。

## 查表运算

数据的储存通常由寄存器完成，然而当处理大量固定的数据时，它的存储量常常造成对个别存储器的不便。为了改善此问题，Holtek 单片机允许在程序存储器中建立一个表格作为数据可直接存储的区域，只需要一组简易的指令即可对数据进行查表。

## 其它运算

除了上述功能指令外，其它指令还包括用于省电的“HALT”指令和使程序在极端电压或电磁环境下仍能正常工作的看门狗定时器控制指令。这些指令的使用则请查阅相关的章节。

## 指令集概要

当要操作的数据存储器位于数据存储器 Sector 0 时，下表说明了与数据存储器存取有关的指令。

### 惯例

- x: 立即数
- m: 数据存储器地址
- A: 累加器
- i: 第 0~7 位
- addr: 程序存储器地址

助记符	说明	指令周期	影响标志位
<b>算术运算</b>			
ADD A,[m]	ACC 与数据存储器相加，结果放入 ACC	1	Z, C, AC, OV, SC
ADDM A,[m]	ACC 与数据存储器相加，结果放入数据存储器	1 <sup>注</sup>	Z, C, AC, OV, SC
ADD A, x	ACC 与立即数相加，结果放入 ACC	1	Z, C, AC, OV, SC
ADC A,[m]	ACC 与数据存储器、进位标志相加，结果放入 ACC	1	Z, C, AC, OV, SC
ADCM A,[m]	ACC 与数据存储器、进位标志相加，结果放入数据存储器	1 <sup>注</sup>	Z, C, AC, OV, SC
SUB A, x	ACC 与立即数相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SUB A,[m]	ACC 与数据存储器相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SUBM A,[m]	ACC 与数据存储器相减，结果放入数据存储器	1 <sup>注</sup>	Z, C, AC, OV, SC, CZ
SBC A, x	ACC 与立即数、进位标志相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SBC A,[m]	ACC 与数据存储器、进位标志相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SBCM A,[m]	ACC 与数据存储器、进位标志相减，结果放入数据存储器	1 <sup>注</sup>	Z, C, AC, OV, SC, CZ
DAA [m]	将加法运算中放入 ACC 的值调整为十进制数，并将结果放入数据存储器	1 <sup>注</sup>	C
<b>逻辑运算</b>			
AND A,[m]	ACC 与数据存储器做“与”运算，结果放入 ACC	1	Z
OR A,[m]	ACC 与数据存储器做“或”运算，结果放入 ACC	1	Z
XOR A,[m]	ACC 与数据存储器做“异或”运算，结果放入 ACC	1	Z
ANDM A,[m]	ACC 与数据存储器做“与”运算，结果放入数据存储器	1 <sup>注</sup>	Z
ORM A,[m]	ACC 与数据存储器做“或”运算，结果放入数据存储器	1 <sup>注</sup>	Z
XORM A,[m]	ACC 与数据存储器做“异或”运算，结果放入数据存储器	1 <sup>注</sup>	Z
AND A, x	ACC 与立即数做“与”运算，结果放入 ACC	1	Z
OR A, x	ACC 与立即数做“或”运算，结果放入 ACC	1	Z
XOR A, x	ACC 与立即数做“异或”运算，结果放入 ACC	1	Z
CPL [m]	对数据存储器取反，结果放入数据存储器	1 <sup>注</sup>	Z
CPLA [m]	对数据存储器取反，结果放入 ACC	1	Z
<b>递增和递减</b>			
INCA [m]	递增数据存储器，结果放入 ACC	1	Z
INC [m]	递增数据存储器，结果放入数据存储器	1 <sup>注</sup>	Z
DECA [m]	递减数据存储器，结果放入 ACC	1	Z
DEC [m]	递减数据存储器，结果放入数据存储器	1 <sup>注</sup>	Z

助记符	说明	指令周期	影响标志位
<b>移位</b>			
RRA [m]	数据存储器右移一位, 结果放入 ACC	1	无
RR [m]	数据存储器右移一位, 结果放入数据存储器	1 <sup>注</sup>	无
RRCA [m]	带进位将数据存储器右移一位, 结果放入 ACC	1	C
RRC [m]	带进位将数据存储器右移一位, 结果放入数据存储器	1 <sup>注</sup>	C
RLA [m]	数据存储器左移一位, 结果放入 ACC	1	无
RL [m]	数据存储器左移一位, 结果放入数据存储器	1 <sup>注</sup>	无
RLCA [m]	带进位将数据存储器左移一位, 结果放入 ACC	1	C
RLC [m]	带进位将数据存储器左移一位, 结果放入数据存储器	1 <sup>注</sup>	C
<b>数据传送</b>			
MOV A,[m]	将数据存储器送至 ACC	1	无
MOV [m],A	将 ACC 送至数据存储器	1 <sup>注</sup>	无
MOV A, x	将立即数送至 ACC	1	无
<b>位运算</b>			
CLR [m].i	清除数据存储器的位	1 <sup>注</sup>	无
SET [m].i	置位数据存储器的位	1 <sup>注</sup>	无
<b>转移</b>			
JMP addr	无条件跳转	2	无
SZ [m]	如果数据存储器为零, 则跳过下一条指令	1 <sup>注</sup>	无
SZA [m]	数据存储器送至 ACC, 如果内容为零, 则跳过下一条指令	1 <sup>注</sup>	无
SNZ [m]	如果数据存储器不为零, 则跳过下一条指令	1 <sup>注</sup>	无
SZ [m].i	如果数据存储器的第 i 位为零, 则跳过下一条指令	1 <sup>注</sup>	无
SNZ [m].i	如果数据存储器的第 i 位不为零, 则跳过下一条指令	1 <sup>注</sup>	无
SIZ [m]	递增数据存储器, 如果结果为零, 则跳过下一条指令	1 <sup>注</sup>	无
SDZ [m]	递减数据存储器, 如果结果为零, 则跳过下一条指令	1 <sup>注</sup>	无
SIZA [m]	递增数据存储器, 将结果放入 ACC, 如果结果为零, 则跳过下一条指令	1 <sup>注</sup>	无
SDZA [m]	递减数据存储器, 将结果放入 ACC, 如果结果为零, 则跳过下一条指令	1 <sup>注</sup>	无
CALL addr	子程序调用	2	无
RET	从子程序返回	2	无
RET A, x	从子程序返回, 并将立即数放入 ACC	2	无
RETI	从中断返回	2	无
<b>查表</b>			
TABRD [m]	读取特定页的 ROM 内容, 并送至数据存储器和 TBLH	2 <sup>注</sup>	无
TABRDL [m]	读取最后页的 ROM 内容, 并送至数据存储器和 TBLH	2 <sup>注</sup>	无
ITABRD [m]	读表指针 TBLP 自加, 读取特定页的 ROM 内容, 并送至数据存储器和 TBLH	2 <sup>注</sup>	无
ITABRDL [m]	读表指针 TBLP 自加, 读取最后页的 ROM 内容, 并送至数据存储器和 TBLH	2 <sup>注</sup>	无
<b>其它指令</b>			
NOP	空指令	1	无
CLR [m]	清除数据存储器	1 <sup>注</sup>	无
SET [m]	置位数据存储器	1 <sup>注</sup>	无

助记符	说明	指令周期	影响标志位
CLR WDT	清除看门狗定时器	1	TO, PDF
SWAP [m]	交换数据存储器的高低字节, 结果放入数据存储器	1 <sup>注</sup>	无
SWAPA [m]	交换数据存储器的高低字节, 结果放入 ACC	1	无
HALT	进入暂停模式	1	TO, PDF

注: 1. 对跳转指令而言, 如果比较的结果牵涉到跳转即需 2 个周期, 如果没有发生跳转, 则只需一个周期。  
2. 任何指令若要改变 PCL 的内容将需要 2 个周期来执行。

## 扩展指令集

扩展指令用来提供更大范围的数据存储器寻址。当被存取的数据存储器位于 Sector 0 之外的任何数据存储器 Sector，扩展指令可直接存取数据存储器而无需使用间接寻址，此举不仅可节省 Flash 存储器空间的使用，同时可提高 CPU 执行效率。

助记符	说明	指令周期	影响标志位
<b>算术运算</b>			
LADD A,[m]	ACC 与数据存储器相加，结果放入 ACC	2	Z, C, AC, OV, SC
LADDM A,[m]	ACC 与数据存储器相加，结果放入数据存储器	2 <sup>注</sup>	Z, C, AC, OV, SC
LADC A,[m]	ACC 与数据存储器、进位标志相加，结果放入 ACC	2	Z, C, AC, OV, SC
LADCM A,[m]	ACC 与数据存储器、进位标志相加，结果放入数据存储器	2 <sup>注</sup>	Z, C, AC, OV, SC
LSUB A,[m]	ACC 与数据存储器相减，结果放入 ACC	2	Z, C, AC, OV, SC, CZ
LSUBM A,[m]	ACC 与数据存储器相减，结果放入数据存储器	2 <sup>注</sup>	Z, C, AC, OV, SC, CZ
LSBC A,[m]	ACC 与数据存储器、进位标志相减，结果放入 ACC	2	Z, C, AC, OV, SC, CZ
LSBCM A,[m]	ACC 与数据存储器、进位标志相减，结果放入数据存储器	2 <sup>注</sup>	Z, C, AC, OV, SC, CZ
LDAA [m]	将加法运算中放入 ACC 的值调整为十进制数，并将结果放入数据存储器	2 <sup>注</sup>	C
<b>逻辑运算</b>			
LAND A,[m]	ACC 与数据存储器做“与”运算，结果放入 ACC	2	Z
LOR A,[m]	ACC 与数据存储器做“或”运算，结果放入 ACC	2	Z
LXOR A,[m]	ACC 与数据存储器做“异或”运算，结果放入 ACC	2	Z
LANDM A,[m]	ACC 与数据存储器做“与”运算，结果放入数据存储器	2 <sup>注</sup>	Z
LORM A,[m]	ACC 与数据存储器做“或”运算，结果放入数据存储器	2 <sup>注</sup>	Z
LXORM A,[m]	ACC 与数据存储器做“异或”运算，结果放入数据存储器	2 <sup>注</sup>	Z
LCPL [m]	对数据存储器取反，结果放入数据存储器	2 <sup>注</sup>	Z
LCPLA [m]	对数据存储器取反，结果放入 ACC	2	Z
<b>递增和递减</b>			
LINCA [m]	递增数据存储器，结果放入 ACC	2	Z
LINC [m]	递增数据存储器，结果放入数据存储器	2 <sup>注</sup>	Z
LDECA [m]	递减数据存储器，结果放入 ACC	2	Z
LDEC [m]	递减数据存储器，结果放入数据存储器	2 <sup>注</sup>	Z
<b>移位</b>			
LRRA [m]	数据存储器右移一位，结果放入 ACC	2	无
LRR [m]	数据存储器右移一位，结果放入数据存储器	2 <sup>注</sup>	无
LRRCA [m]	带进位将数据存储器右移一位，结果放入 ACC	2	C
LRRC [m]	带进位将数据存储器右移一位，结果放入数据存储器	2 <sup>注</sup>	C
LRLA [m]	数据存储器左移一位，结果放入 ACC	2	无
LRL [m]	数据存储器左移一位，结果放入数据存储器	2 <sup>注</sup>	无
LRLCA [m]	带进位将数据存储器左移一位，结果放入 ACC	2	C
LRLC [m]	带进位将数据存储器左移一位，结果放入数据存储器	2 <sup>注</sup>	C
<b>数据传送</b>			
LMOV A,[m]	将数据存储器送至 ACC	2	无
LMOV [m],A	将 ACC 送至数据存储器	2 <sup>注</sup>	无

助记符	说明		指令周期	影响标志位
<b>位运算</b>				
LCLR [m].i	清除数据存储器的位		2 <sup>注</sup>	无
LSET [m].i	置位数据存储器的位		2 <sup>注</sup>	无
<b>转移</b>				
LSZ [m]	如果数据存储器为零，则跳过下一条指令		2 <sup>注</sup>	无
LSZA [m]	数据存储器送至 ACC，如果内容为零，则跳过下一条指令		2 <sup>注</sup>	无
LSNZ [m]	如果数据存储器不为零，则跳过下一条指令		2 <sup>注</sup>	无
LSZ [m].i	如果数据存储器的第 i 位为零，则跳过下一条指令		2 <sup>注</sup>	无
LSNZ [m].i	如果数据存储器的第 i 位不为零，则跳过下一条指令		2 <sup>注</sup>	无
LSIZ [m]	递增数据存储器，如果结果为零，则跳过下一条指令		2 <sup>注</sup>	无
LSDZ [m]	递减数据存储器，如果结果为零，则跳过下一条指令		2 <sup>注</sup>	无
LSIZA [m]	递增数据存储器，将结果放入 ACC，如果结果为零，则跳过下一条指令		2 <sup>注</sup>	无
LSDZA [m]	递减数据存储器，将结果放入 ACC，如果结果为零，则跳过下一条指令		2 <sup>注</sup>	无
<b>查表</b>				
LTABRD [m]	读取特定页的 ROM 内容，并送至数据存储器和 TBLH		3 <sup>注</sup>	无
LTABRDL [m]	读取最后页的 ROM 内容，并送至数据存储器和 TBLH		3 <sup>注</sup>	无
LITABRD [m]	读表指针 TBLP 自加，读取特定页的 ROM 内容，并送至数据存储器和 TBLH		3 <sup>注</sup>	无
LITABRDL [m]	读表指针 TBLP 自加，读取最后页的 ROM 内容，并送至数据存储器和 TBLH		3 <sup>注</sup>	无
<b>其它指令</b>				
LCLR [m]	清除数据存储器		2 <sup>注</sup>	无
LSET [m]	置位数据存储器		2 <sup>注</sup>	无
LSWAP [m]	交换数据存储器的高低字节，结果放入数据存储器		2 <sup>注</sup>	无
LSWAPA [m]	交换数据存储器的高低字节，结果放入 ACC		2	无

注：1. 对扩展跳转指令而言，如果比较的结果牵涉到跳转即需 3 个周期，如果没有发生跳转，则只需两个周期。  
 2. 任何扩展指令若要改变 PCL 的内容将需要 3 个周期来执行。

## 指令定义

### **ADC A, [m]**

指令说明

Add Data Memory to ACC with Carry

将指定的数据存储器、累加器内容以及进位标志相加，结果存放到累加器。

功能表示

$ACC \leftarrow ACC + [m] + C$

影响标志位

OV、Z、AC、C、SC

### **ADCM A, [m]**

指令说明

Add ACC to Data Memory with Carry

将指定的数据存储器、累加器内容和进位标志位相加，结果存放到指定的数据存储器。

功能表示

$[m] \leftarrow ACC + [m] + C$

影响标志位

OV、Z、AC、C、SC

### **ADD A, [m]**

指令说明

Add Data Memory to ACC

将指定的数据存储器和累加器内容相加，结果存放到累加器。

功能表示

$ACC \leftarrow ACC + [m]$

影响标志位

OV、Z、AC、C、SC

### **ADD A, x**

指令说明

Add immediate data to ACC

功能表示

$ACC \leftarrow ACC + x$

影响标志位

OV、Z、AC、C、SC

### **ADDM A, [m]**

指令说明

Add ACC to Data Memory

将指定的数据存储器和累加器内容相加，结果存放到指定的数据存储器。

功能表示

$[m] \leftarrow ACC + [m]$

影响标志位

OV、Z、AC、C、SC

### **AND A, [m]**

指令说明

Logical AND Data Memory to ACC

将累加器中的数据和指定数据存储器内容做逻辑与，结果存放到累加器。

功能表示

$ACC \leftarrow ACC \text{ ``AND'' } [m]$

影响标志位

Z

<b>AND A, x</b>	Logical AND immediate data to ACC 将累加器中的数据和立即数做逻辑与，结果存放到累加器。 $ACC \leftarrow ACC \text{ ``AND'' } x$ Z
<b>ANDM A, [m]</b>	Logical AND ACC to Data Memory 将指定数据存储器内容和累加器中的数据做逻辑与， 结果存放到数据存储器。 $[m] \leftarrow ACC \text{ ``AND'' } [m]$ Z
<b>CALL addr</b>	Subroutine call 无条件地调用指定地址的子程序，此时程序计数器先加 1 获得下一个要执行的指令地址并压入堆栈，接着载入指定 地址并从新地址继续执行程序，由于此指令需要额外的运 算，所以为一个 2 周期的指令。 $Stack \leftarrow Program Counter + 1$ $Program Counter \leftarrow addr$ 无
<b>CLR [m]</b>	Clear Data Memory 将指定数据存储器的内容清零。 $[m] \leftarrow 00H$ 无
<b>CLR [m].i</b>	Clear bit of Data Memory 将指定数据存储器的第 i 位内容清零。 $[m].i \leftarrow 0$ 无
<b>CLR WDT</b>	Clear Watchdog Timer WDT 计数器、暂停标志位 PDF 和看门狗溢出标志位 TO 清零。 WDT cleared $TO \& PDF \leftarrow 0$ TO、PDF

<b>CPL [m]</b>	Complement Data Memory
指令说明	将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1。
功能表示	$[m] \leftarrow [\bar{m}]$
影响标志位	Z
<b>CPLA [m]</b>	Complement Data Memory with result in ACC
指令说明	将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1，而结果被储存回累加器且数据存储器中的内容不变。
功能表示	$ACC \leftarrow [\bar{m}]$
影响标志位	Z
<b>DAA [m]</b>	Decimal-Adjust ACC for addition with result in Data Memory
指令说明	将累加器中的内容转换为 BCD (二进制转成十进制) 码。如果低四位的值大于“9”或 AC=1，那么 BCD 调整就执行对原值加“6”，否则原值保持不变；如果高四位的值大于“9”或 C=1，那么 BCD 调整就执行对原值加“6”。BCD 转换实质上是根据累加器和标志位执行 00H, 06H, 60H 或 66H 的加法运算，结果存放到数据存储器。只有进位标志位 C 受影响，用来指示原始 BCD 的和是否大于 100，并可以进行双精度十进制数的加法运算。
功能表示	$[m] \leftarrow ACC + 00H$ 或 $[m] \leftarrow ACC + 06H$ 或 $[m] \leftarrow ACC + 60H$ 或 $[m] \leftarrow ACC + 66H$
影响标志位	C
<b>DEC [m]</b>	Decrement Data Memory
指令说明	将指定数据存储器内容减 1。
功能表示	$[m] \leftarrow [m] - 1$
影响标志位	Z
<b>DECA [m]</b>	Decrement Data Memory with result in ACC
指令说明	将指定数据存储器的内容减 1，把结果存放回累加器并保持指定数据存储器的内容不变。
功能表示	$ACC \leftarrow [m] - 1$
影响标志位	Z

<b>HALT</b>	Enter power down mode
指令说明	此指令终止程序执行并关掉系统时钟，RAM 和寄存器的内容保持原状态，WDT 计数器和分频器被清“0”，暂停标志位 PDF 被置位 1，WDT 溢出标志位 TO 被清 0。
功能表示	$TO \leftarrow 0$
影响标志位	$PDF \leftarrow 1$ $TO, PDF$
 <b>INC [m]</b>	 Increment Data Memory
指令说明	将指定数据存储器的内容加 1。
功能表示	$[m] \leftarrow [m] + 1$
影响标志位	Z
 <b>INCA [m]</b>	 Increment Data Memory with result in ACC
指令说明	将指定数据存储器的内容加 1，结果存放回累加器并保持指定的数据存储器内容不变。
功能表示	$ACC \leftarrow [m] + 1$
影响标志位	Z
 <b>JMP addr</b>	 Jump unconditionally
指令说明	程序计数器的内容无条件地由被指定的地址取代，程序由新的地址继续执行。当新的地址被加载时，必须插入一个空指令周期，所以此指令为 2 个周期的指令。
功能表示	$Program\ Counter \leftarrow addr$
影响标志位	无
 <b>MOV A, [m]</b>	 Move Data Memory to ACC
指令说明	将指定数据存储器的内容复制到累加器。
功能表示	$ACC \leftarrow [m]$
影响标志位	无
 <b>MOV A, x</b>	 Move immediate data to ACC
指令说明	将 8 位立即数载入累加器。
功能表示	$ACC \leftarrow x$
影响标志位	无

<b>MOV [m], A</b>	Move ACC to Data Memory 将累加器的内容复制到指定的数据存储器。 $[m] \leftarrow ACC$ 无
<b>NOP</b>	No operation 空操作，接下来顺序执行下一条指令。 无操作 无
<b>OR A, [m]</b>	Logical OR Data Memory to ACC 将累加器中的数据和指定的数据存储器内容逻辑或， 结果存放到累加器。 $ACC \leftarrow ACC \text{ "OR" } [m]$ Z
<b>OR A, x</b>	Logical OR immediate data to ACC 将累加器中的数据和立即数逻辑或，结果存放到累加器。 $ACC \leftarrow ACC \text{ "OR" } x$ Z
<b>ORM A, [m]</b>	Logical OR ACC to Data Memory 将存在指定数据存储器中的数据和累加器逻辑或， 结果放到数据存储器。 $[m] \leftarrow ACC \text{ "OR" } [m]$ Z
<b>RET</b>	Return from subroutine 将堆栈寄存器中的程序计数器值恢复， 程序由取回的地址继续执行。 Program Counter $\leftarrow$ Stack 无
<b>RET A, x</b>	Return from subroutine and load immediate data to ACC 将堆栈寄存器中的程序计数器值恢复且累加器载入指定的 立即数，程序由取回的地址继续执行。 Program Counter $\leftarrow$ Stack $ACC \leftarrow x$ 无

<b>RETI</b>	Return from interrupt
指令说明	将堆栈寄存器中的程序计数器值恢复且中断功能通过设置 EMI 位重新使能。EMI 是控制中断使能的主控制位。如果在执行 RETI 指令之前还有中断未被响应，则这个中断将在返回主程序之前被响应。
功能表示	Program Counter ← Stack
	EMI ← 1
影响标志位	无
 <b>RL [m]</b>	 Rotate Data Memory left
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位。
功能表示	[m].(i+1) ← [m].i (i=0~6) [m].0 ← [m].7
影响标志位	无
 <b>RLA [m]</b>	 Rotate Data Memory left with result in ACC
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位，结果送到累加器，而指定数据存储器的内容保持不变。
功能表示	ACC.(i+1) ← [m].i (i=0~6) ACC.0 ← [m].7
影响标志位	无
 <b>RLC [m]</b>	 Rotate Data Memory Left through Carry
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位。
功能表示	[m].(i+1) ← [m].i (i=0~6) [m].0 ← C C ← [m].7
影响标志位	C
 <b>RLC A [m]</b>	 Rotate Data Memory left through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	ACC.(i+1) ← [m].i (i=0~6) ACC.0 ← C C ← [m].7
影响标志位	C

<b>RR [m]</b>	Rotate Data Memory right
指令说明	将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow [m].0$
影响标志位	无
<b>RRA [m]</b>	Rotate Data Memory right with result in ACC
指令说明	将指定数据存储器的内容循环右移 1 位，第 0 位移到第 7 位，移位结果存放到累加器，而指定数据存储器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow [m].0$
影响标志位	无
<b>RRC [m]</b>	Rotate Data Memory right through Carry
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
<b>RRCA [m]</b>	Rotate Data Memory right through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
<b>SBC A, [m]</b>	Subtract Data Memory from ACC with Carry
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ

<b>SBC A, x</b>	Subtract immediate data from ACC with Carry
指令说明	将累加器减去立即数以及进位标志的反，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ
 <b>SBCM A, [m]</b>	 Subtract Data Memory from ACC with Carry and result in Data Memory
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$[m] \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ
 <b>SDZ [m]</b>	 Skip if Decrement Data Memory is 0
指令说明	将指定的数据存储器的内容减 1，判断是否为 0，若为 0 则跳过下一条指令，由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$[m] \leftarrow [m] - 1$ , 如果 $[m]=0$ 跳过下一条指令执行
影响标志位	无
 <b>SDZA [m]</b>	 Skip if decrement Data Memory is zero with result in ACC
指令说明	将指定数据存储器内容减 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果将存放到累加器，但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m] - 1$ , 如果 $ACC=0$ 跳过下一条指令执行
影响标志位	无
 <b>SET [m]</b>	 Set Data Memory
指令说明	将指定数据存储器的每一位设置为 1。
功能表示	$[m] \leftarrow FFH$
影响标志位	无

<b>SET [m].i</b>	Set bit of Data Memory 将指定数据存储器的第 i 位置位为 1。 [m].i ← 1 无
<b>SIZ [m]</b>	Skip if increment Data Memory is 0 将指定的数据存储器的内容加 1，判断是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 [m] ← [m] + 1, 如果 [m]=0 跳过下一条指令执行 无
<b>SIZA [m]</b>	Skip if increment Data Memory is zero with result in ACC 将指定数据存储器的内容加 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果会被存放到累加器，但是指定数据存储器的内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 ACC ← [m] + 1, 如果 ACC=0 跳过下一条指令执行 无
<b>SNZ [m].i</b>	Skip if bit i of Data Memory is not 0 判断指定数据存储器的第 i 位，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果为 0，则程序继续执行下一条指令。 如果 [m].i≠0, 跳过下一条指令执行 无
<b>SNZ [m]</b>	Skip if Data Memory is not 0 指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定存储器，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果为 0，则程序继续执行下一条指令。 如果 [m]≠0, 跳过下一条指令执行 无

<b>SUB A, [m]</b>	Subtract Data Memory from ACC
指令说明	将累加器的内容减去指定的数据存储器的数据，把结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ
<b>SUBM A, [m]</b>	Subtract Data Memory from ACC with result in Data Memory
指令说明	将累加器的内容减去指定数据存储器的数据，结果存放到指定的数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$[m] \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ
<b>SUB A, x</b>	Subtract immediate Data from ACC
指令说明	将累加器的内容减去立即数，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - x$
影响标志位	OV、Z、AC、C、SC、CZ
<b>SWAP [m]</b>	Swap nibbles of Data Memory
指令说明	将指定数据存储器的低 4 位和高 4 位互相交换。
功能表示	$[m].3 \sim [m].0 \leftrightarrow [m].7 \sim [m].4$
影响标志位	无
<b>SWAPA [m]</b>	Swap nibbles of Data Memory with result in ACC
指令说明	将指定数据存储器的低 4 位与高 4 位互相交换，再将结果存放到累加器且指定数据寄存器的数据保持不变。
功能表示	$ACC.3 \sim ACC.0 \leftarrow [m].7 \sim [m].4$ $ACC.7 \sim ACC.4 \leftarrow [m].3 \sim [m].0$
影响标志位	无

<b>SZ [m]</b>	Skip if Data Memory is 0
指令说明	指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定数据存储器的内容是否为 0，若为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	如果 $[m]=0$ ，跳过下一条指令执行
影响标志位	无
<b>SZA [m]</b>	Skip if Data Memory is 0 with data movement to ACC
指令说明	将指定数据存储器内容复制到累加器，并判断指定数据存储器的内容是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m]$ ，如果 $[m]=0$ ，跳过下一条指令执行
影响标志位	无
<b>SZ [m].i</b>	Skip if bit i of Data Memory is 0
指令说明	判断指定数据存储器的第 i 位是否为 0，若为 0，则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	如果 $[m].i=0$ ，跳过下一条指令执行
影响标志位	无
<b>TABRD [m]</b>	Read table (specific page) to TBLH and Data Memory
指令说明	将表格指针 TBHP 和 TBLP 所指的程序代码低字节（指定页）移至指定数据存储器且将高字节移至 TBLH。 $[m] \leftarrow$ 程序代码（低字节） $TBLH \leftarrow$ 程序代码（高字节）
功能表示	
影响标志位	无
<b>TABRDL [m]</b>	Read table (last page) to TBLH and Data Memory
指令说明	将表格指针 TBLP 所指的程序代码低字节（最后一页）移至指定数据存储器且将高字节移至 TBLH。 $[m] \leftarrow$ 程序代码（低字节） $TBLH \leftarrow$ 程序代码（高字节）
功能表示	
影响标志位	无

<b>ITABRD [m]</b>	Increment table pointer low byte first and read table (specific page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP, 将表格指针对 TBHP 和 TBLP 所指的程序代码低字节 ( 指定页 ) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	$[m] \leftarrow \text{程序代码 (低字节)}$ $TBLH \leftarrow \text{程序代码 (高字节)}$
影响标志位	无
<b>ITABRDL [m]</b>	Increment table pointer low byte first and read table (last page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP, 将表格指针 TBLP 所指的程序代码低字节 ( 最后一页 ) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	$[m] \leftarrow \text{程序代码 (低字节)}$ $TBLH \leftarrow \text{程序代码 (高字节)}$
影响标志位	无
<b>XOR A, [m]</b>	Logical XOR Data Memory to ACC
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "XOR" } [m]$
影响标志位	Z
<b>XORM A, [m]</b>	Logical XOR ACC to Data Memory
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ "XOR" } [m]$
影响标志位	Z
<b>XOR A, x</b>	Logical XOR immediate data to ACC
指令说明	将累加器的数据与立即数逻辑异或，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "XOR" } x$
影响标志位	Z

## 扩展指令定义

扩展指令被用来直接存取存储在任何数据存储器 Sector 中的数据。

### LADC A, [m]

指令说明

Add Data Memory to ACC with Carry

将指定的数据存储器、累加器内容以及进位标志相加，结果存放到累加器。

功能表示

$ACC \leftarrow ACC + [m] + C$

影响标志位

OV、Z、AC、C、SC

### LADCM A, [m]

指令说明

Add ACC to Data Memory with Carry

将指定的数据存储器、累加器内容和进位标志位相加，结果存放到指定的数据存储器。

功能表示

$[m] \leftarrow ACC + [m] + C$

影响标志位

OV、Z、AC、C、SC

### LADD A, [m]

指令说明

Add Data Memory to ACC

将指定的数据存储器和累加器内容相加，结果存放到累加器。

功能表示

$ACC \leftarrow ACC + [m]$

影响标志位

OV、Z、AC、C、SC

### LADDM A, [m]

指令说明

Add ACC to Data Memory

将指定的数据存储器和累加器内容相加，结果存放到指定的数据存储器。

功能表示

$[m] \leftarrow ACC + [m]$

影响标志位

OV、Z、AC、C、SC

### LAND A, [m]

指令说明

Logical AND Data Memory to ACC

将累加器中的数据和指定数据存储器内容做逻辑与，结果存放到累加器。

功能表示

$ACC \leftarrow ACC \text{ ``AND'' } [m]$

影响标志位

Z

### LANDM A, [m]

指令说明

Logical AND ACC to Data Memory

将指定数据存储器内容和累加器中的数据做逻辑与，结果存放到数据存储器。

功能表示

$[m] \leftarrow ACC \text{ ``AND'' } [m]$

影响标志位

Z

<b>LCLR [m]</b>	Clear Data Memory 将指定数据存储器的内容清零。 [m] $\leftarrow$ 00H 无
<b>LCLR [m].i</b>	Clear bit of Data Memory 将指定数据存储器的第 i 位内容清零。 [m].i $\leftarrow$ 0 无
<b>LCPL [m]</b>	Complement Data Memory 将指定数据存储器中的每一位取逻辑反， 相当于从 1 变 0 或 0 变 1。 [m] $\leftarrow$ $\bar{m}$ Z
<b>LCPLA [m]</b>	Complement Data Memory with result in ACC 将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1，结果被存放回累加器且数据寄存器的内容保持 不变。 ACC $\leftarrow$ $\bar{m}$ Z
<b>LDAA [m]</b>	Decimal-Adjust ACC for addition with result in Data Memory 将累加器中的内容转换为 BCD (二进制转成十进制) 码。 如果低四位的值大于“9”或 AC=1，那么 BCD 调整就执行对低四位加“6”，否则低四位保持不变；如果高四位的 值大于“9”或 C=1，那么 BCD 调整就执行对高四位加“6”。 BCD 转换实质上是根据累加器和标志位执行 00H, 06H, 60H 或 66H 的加法运算，结果存放到数据存储器。只有进 位标志位 C 受影响，用来指示原始 BCD 的和是否大于 100，并可以进行双精度十进制数的加法运算。 [m] $\leftarrow$ ACC + 00H 或 [m] $\leftarrow$ ACC + 06H 或 [m] $\leftarrow$ ACC + 60H 或 [m] $\leftarrow$ ACC + 66H C

<b>LDEC [m]</b>	Decrement Data Memory 将指定数据存储器的内容减 1。 $[m] \leftarrow [m] - 1$ Z
<b>LDECA [m]</b>	Decrement Data Memory with result in ACC 将指定数据存储器的内容减 1，把结果存放回累加器并保持指定数据存储器的内容不变。 $ACC \leftarrow [m] - 1$ Z
<b>LINC [m]</b>	Increment Data Memory 将指定数据存储器的内容加 1。 $[m] \leftarrow [m] + 1$ Z
<b>LINCA [m]</b>	Increment Data Memory with result in ACC 将指定数据存储器的内容加 1，结果存放回累加器并保持指定的数据存储器内容不变。 $ACC \leftarrow [m] + 1$ Z
<b>LMOV A, [m]</b>	Move Data Memory to ACC 将指定数据存储器的内容复制到累加器中。 $ACC \leftarrow [m]$ 无
<b>LMOV [m], A</b>	Move ACC to Data Memory 将累加器的内容复制到指定数据存储器。 $[m] \leftarrow ACC$ 无
<b>LOR A, [m]</b>	Logical OR Data Memory to ACC 将累加器中的数据和指定的数据存储器内容逻辑或，结果存放到累加器。 $ACC \leftarrow ACC \text{ "OR" } [m]$ Z

<b>LORM A, [m]</b>	Logical OR ACC to Data Memory
指令说明	将存在指定数据存储器中的数据和累加器逻辑或，结果放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ "OR" } [m]$
影响标志位	Z
<b>LRL [m]</b>	Rotate Data Memory left
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位。
功能表示	$[m].(i+1) \leftarrow [m].i \ (i=0\sim6)$ $[m].0 \leftarrow [m].7$
影响标志位	无
<b>LRLA [m]</b>	Rotate Data Memory left with result in ACC
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位，结果送到累加器，而指定数据存储器的内容保持不变。
功能表示	$ACC.(i+1) \leftarrow [m].i \ (i=0\sim6)$ $ACC.0 \leftarrow [m].7$
影响标志位	无
<b>LRLC [m]</b>	Rotate Data Memory Left through Carry
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位。
功能表示	$[m].(i+1) \leftarrow [m].i \ (i=0\sim6)$ $[m].0 \leftarrow C$ $C \leftarrow [m].7$
影响标志位	C
<b>LRLC A [m]</b>	Rotate Data Memory left through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$ACC.(i+1) \leftarrow [m].i \ (i=0\sim6)$ $ACC.0 \leftarrow C$ $C \leftarrow [m].7$
影响标志位	C

<b>LRR [m]</b>	Rotate Data Memory right
指令说明	将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow [m].0$
影响标志位	无
<b>LRRA [m]</b>	Rotate Data Memory right with result in ACC
指令说明	将指定数据存储器的内容循环右移 1 位，第 0 位移到第 7 位，移位结果存放到累加器，而指定数据存储器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow [m].0$
影响标志位	无
<b>LRRC [m]</b>	Rotate Data Memory right through Carry
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
<b>LRRCA [m]</b>	Rotate Data Memory right through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
<b>LSBC A, [m]</b>	Subtract Data Memory from ACC with Carry
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ

<b>LSBCM A, [m]</b>	Subtract Data Memory from ACC with Carry and result in Data Memory
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到数据存储器。如果结果为负，C 标志位清除为0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$[m] \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ
<b>LSDZ [m]</b>	Skip if Decrement Data Memory is 0
指令说明	将指定的数据存储器的内容减 1，判断是否为 0，若为 0 则跳过下一条指令，由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$[m] \leftarrow [m] - 1$ , 如果 $[m]=0$ 跳过下一条指令执行
影响标志位	无
<b>LSDZA [m]</b>	Skip if decrement Data Memory is zero with result in ACC
指令说明	将指定数据存储器内容减 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果将存放到累加器，但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m] - 1$ , 如果 $ACC=0$ 跳过下一条指令执行
影响标志位	无
<b>LSET [m]</b>	Set Data Memory
指令说明	将指定数据存储器的每一个位置位为 1。
功能表示	$[m] \leftarrow FFH$
影响标志位	无
<b>LSET [m].i</b>	Set bit of Data Memory
指令说明	将指定数据存储器的第 i 位置位为 1。
功能表示	$[m].i \leftarrow 1$
影响标志位	无

<b>LSIZ [m]</b>	Skip if increment Data Memory is 0
指令说明	将指定的数据存储器的内容加 1，判断是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$[m] \leftarrow [m] + 1$ , 如果 $[m]=0$ 跳过下一条指令执行
影响标志位	无
<b>LSIZA [m]</b>	Skip if increment Data Memory is zero with result in ACC
指令说明	将指定数据存储器的内容加 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果会被存放到累加器，但是指定数据存储器的内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m] + 1$ , 如果 $ACC=0$ 跳过下一条指令执行
影响标志位	无
<b>LSNZ [m].i</b>	Skip if bit i of Data Memory is not 0
指令说明	判断指定数据存储器的第 i 位，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果为 0，则程序继续执行下一条指令。
功能表示	如果 $[m].i \neq 0$ , 跳过下一条指令执行
影响标志位	无
<b>LSNZ [m]</b>	Skip if Data Memory is not 0
指令说明	指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定数据存储器，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果为 0，则程序继续执行下一条指令。
功能表示	如果 $[m] \neq 0$ , 跳过下一条指令执行
影响标志位	无
<b>LSUB A, [m]</b>	Subtract Data Memory from ACC
指令说明	将累加器的内容减去指定的数据存储器的数据，把结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ

<b>LSUBM A, [m]</b>	Subtract Data Memory from ACC with result in Data Memory 将累加器的内容减去指定数据存储器的数据，结果存放到指定的数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
指令说明	
功能表示	$[m] \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ
<b>LSWAP [m]</b>	Swap nibbles of Data Memory 将指定数据存储器的低 4 位和高 4 位互相交换。
指令说明	$[m].3 \sim [m].0 \leftrightarrow [m].7 \sim [m].4$
功能表示	
影响标志位	无
<b>LSWAPA [m]</b>	Swap nibbles of Data Memory with result in ACC 将指定数据存储器的低 4 位和高 4 位互相交换，再将结果存放到累加器且指定数据寄存器的数据保持不变。
指令说明	
功能表示	$ACC.3 \sim ACC.0 \leftarrow [m].7 \sim [m].4$ $ACC.7 \sim ACC.4 \leftarrow [m].3 \sim [m].0$
影响标志位	无
<b>LSZ [m]</b>	Skip if Data Memory is 0 指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定数据存储器的内容是否为 0，若为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 如果 $[m]=0$ ，跳过下一条指令执行
指令说明	
功能表示	
影响标志位	无
<b>LSZA [m]</b>	Skip if Data Memory is 0 with data movement to ACC 将指定数据存储器内容复制到累加器，并判断指定数据存储器的内容是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。 $ACC \leftarrow [m]$ ，如果 $[m]=0$ ，跳过下一条指令执行
指令说明	
功能表示	
影响标志位	无

<b>LSZ [m].i</b>	Skip if bit i of Data Memory is 0
指令说明	判断指定数据存储器的第 i 位是否为 0, 若为 0, 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 3 个周期的指令。如果结果不为 0, 则程序继续执行下一条指令。
功能表示	如果 [m].i=0, 跳过下一条指令执行
影响标志位	无
<b>LTABRD [m]</b>	Move the ROM code (specific page) to TBLH and data memory
指令说明	将表格指针对 TBHP 和 TBLP 所指的程序代码低字节 ( 指定页 ) 移至指定数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 ( 低字节 ) TBLH ← 程序代码 ( 高字节 )
影响标志位	无
<b>LTABRDL [m]</b>	Read table (last page) to TBLH and Data Memory
指令说明	将表格指针 TBLP 所指的程序代码低字节 ( 最后一页 ) 移至指定数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 ( 低字节 ) TBLH ← 程序代码 ( 高字节 )
影响标志位	无
<b>LITABRD [m]</b>	Increment table pointer low byte first and read table (specific page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP, 将表格指针对 TBHP 和 TBLP 所指的程序代码低字节 ( 指定页 ) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 ( 低字节 ) TBLH ← 程序代码 ( 高字节 )
影响标志位	无
<b>LITABRDL [m]</b>	Increment table pointer low byte first and read table (last page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP, 将表格指针 TBLP 所指的程序代码低字节 ( 最后一页 ) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 ( 低字节 ) TBLH ← 程序代码 ( 高字节 )
影响标志位	无

<b>LXOR A, [m]</b>	Logical XOR Data Memory to ACC
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果存放于累加器。
功能表示	$ACC \leftarrow ACC \text{ "XOR" } [m]$
影响标志位	Z
<b>LXORM A, [m]</b>	Logical XOR ACC to Data Memory
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ "XOR" } [m]$
影响标志位	Z


## 封装信息

请注意，这里提供的封装信息仅作为参考。由于这个信息经常更新，提醒用户咨询 [Holtek 网站](#) 以获取最新版本的[封装信息](#)。

封装信息的相关内容如下所示，点击可链接至 Holtek 网站相关信息页面。

- 封装信息 ( 包括外形尺寸、包装带和卷轴规格 )
- 封装材料信息
- 纸箱信息


### 16-pin NSOP (150mil) 外形尺寸



符号	尺寸(单位: inch)		
	最小值	典型值	最大值
A		0.236 BSC	
B		0.154 BSC	
C	0.012	—	0.020
C'		0.390 BSC	
D	—	—	0.069
E		0.050 BSC	
F	0.004	—	0.010
G	0.016	—	0.050
H	0.004	—	0.010
$\alpha$	0°	—	8°

符号	尺寸(单位: mm)		
	最小值	典型值	最大值
A		6.00 BSC	
B		3.90 BSC	
C	0.31	—	0.51
C'		9.90 BSC	
D	—	—	1.75
E		1.27 BSC	
F	0.10	—	0.25
G	0.40	—	1.27
H	0.10	—	0.25
$\alpha$	0°	—	8°

### 20-pin SSOP (150mil) 外形尺寸



符号	尺寸 (单位: inch)		
	最小值	典型值	最大值
A		0.236 BSC	
B		0.154 BSC	
C	0.008	—	0.012
C'		0.341 BSC	
D	—	—	0.069
E		0.025 BSC	
F	0.004	—	0.010
G	0.016	—	0.050
H	0.004	—	0.010
α	0°	—	8°

符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A		6.00 BSC	
B		3.90 BSC	
C	0.20	—	0.30
C'		8.66 BSC	
D	—	—	1.75
E		0.635 BSC	
F	0.10	—	0.25
G	0.41	—	1.27
H	0.10	—	0.25
α	0°	—	8°

Copyright® 2023 by HOLTEK SEMICONDUCTOR INC. All Rights Reserved.

本文件出版时 HOLTEK 已针对所载信息为合理注意，但不保证信息准确无误。文中提到的信息仅是提供作为参考，且可能被更新取代。HOLTEK 不担保任何明示、默示或法定的，包括但不限于适合商品化、令人满意的质量、规格、特性、功能与特定用途、不侵害第三方权利等保证责任。HOLTEK 就文中提到的信息及该信息之应用，不承担任何法律责任。此外，HOLTEK 并不推荐将 HOLTEK 的产品使用在会由于故障或其他原因而可能会对人身安全造成危害的地方。HOLTEK 特此声明，不授权将产品使用于救生、维生或安全关键零部件。在救生 / 维生或安全应用中使用 HOLTEK 产品的风险完全由买方承担，如因该等使用导致 HOLTEK 遭受损害、索赔、诉讼或产生费用，买方同意出面进行辩护、赔偿并使 HOLTEK 免受损害。HOLTEK ( 及其授权方，如适用 ) 拥有本文件所提供之信息 ( 包括但不限于内容、数据、示例、材料、图形、商标 ) 的知识产权，且该信息受著作权法和其他知识产权法的保护。HOLTEK 在此并未明示或暗示授予任何知识产权。HOLTEK 拥有不事先通知而修改本文件所载信息的权利。如欲取得最新的信息，请与我们联系。